[发明专利]内部导线延迟的测量

权利要求书

1.一种设备，其包括：

存储器单元阵列；

存储体逻辑电路，其与所述存储器单元阵列相邻布置；和

外围电路，其远离所述存储器单元阵列和所述存储体逻辑电路中的每一个布置，其中所述外围电路包含经由第一总线连接到所述存储体逻辑电路的命令解码器和经由第二总线连接到所述存储体逻辑电路并经由所述第一总线连接到所述命令解码器的测试电路；

其中在测试操作模式下，所述命令解码器被配置成通过所述第一总线和通过所述第二总线将测试命令信号传输到所述测试电路。

2.根据权利要求1所述的设备，其中在正常操作模式下，所述命令解码器进一步被配置成通过所述第一总线将内部命令信号传输到所述存储体逻辑电路。

3.根据权利要求2所述的设备，其中所述存储体逻辑电路包括逻辑电路，所述逻辑电路被配置成在所述正常操作模式下响应于所述内部命令信号而引起存储器阵列的存储体的激活。

4.根据权利要求1所述的设备，其中在所述测试操作模式下，所述测试电路被配置成基于接收到经由第三总线从所述命令解码器接收到的所述测试命令信号与经由所述第二总线接收到的所述测试命令信号之间的时间差来确定延迟值。

5.根据权利要求4所述的设备，其中在所述测试操作模式下，所述测试电路包括过程监视器，所述过程监视器被配置成响应于接收到经由所述第三总线接收到的所述测试命令信号开始对计数时钟的振荡进行计数和响应于接收到经由所述第三总线接收到的所述测试命令信号停止对所述计数时钟的振荡进行计数，其中所述延迟值基于所述计数值。

6.根据权利要求5所述的设备，其中所述测试电路包括环形振荡器，所述环形振荡器被配置成提供所述计数时钟。

7.根据权利要求5所述的设备，其中在所述测试操作模式下，所述过程监视器被配置成将所述延迟值提供为所述计数值的一半。

8.根据权利要求4所述的设备，其中所述测试电路被配置成在所述输出信号为所述RASACTWire信号时提供所述延迟值以指示所述命令解码器与所述存储体逻辑电路之间的内部信号传播延迟。

9.根据权利要求1所述的设备，其中所述存储体逻辑电路包含多路复用器，所述多路复用器被配置成基于操作的模式是正常操作模式还是测试操作模式来选择性地提供所述内部命令信号或所述测试命令信号中的一个作为所述输出信号。

10.根据权利要求1所述的设备，其进一步包括熔丝存储体或反熔丝存储体，所述熔丝存储体或所述反熔丝存储体被配置成响应于程序命令基于所述延迟值来存储延迟参数。

11.根据权利要求1所述的设备，其进一步包括数据端子，所述数据端子被配置成将所述延迟值提供给数据总线。

12.一种设备，其包括：

测试电路，其被配置成基于直接从命令解码器接收到测试命令信号与接收到通过存储体逻辑电路路由的所述测试命令信号的时间之间的时间来测量所述命令解码器和所述存储体逻辑电路之间的信号传播延迟。

13.根据权利要求12所述的设备，其中所述测试电路被配置成通过从接收到所述测试命令信号的时间到接收到通过所述存储体逻辑电路路由的所述测试命令信号的时间对计数时钟的振荡进行计数来测量所述信号传播延迟以提供计数值，其中所述信号传播延迟基于所述计数值。

14.根据权利要求11所述的设备，其中所述测试电路被配置成基于所述命令解码器与所述存储体逻辑电路之间的第一距离与所述存储体逻辑电路与所述测试电路之间的第二距离之间的差来调整所述计数值，以测量所述信号传播延迟。