[发明专利]一种SOI体接触器件结构及其形成方法

说明书

本发明提供的一种SOI体接触器件结构及其形成方法中，所述SOI体接触器件结构包括SOI衬底，所述SOI衬底具有有源区，所述SOI衬底的有源区上形成有SAB层和栅极结构，所述SAB层和栅极结构垂直且呈T字型设置，所述SAB层和栅极结构将所述有源区划分为位于所述SAB层上方的体接触区，位于SAB层下方且被有源区间隔设置的源区和漏区；其中，所述SAB层的厚度远小于所述栅极结构的高度。本发明采用所述SAB层替代原有的栅极，可以降低位于第一区域和第二区域之间上方结构的厚度，同时没有了侧墙，其不影响源区和漏区上方的钴硅化物层的形成效果，避免了漏电的现象，提高了SOI体接触器件的电性性能。

技术领域

本发明涉及半导体制造领域，特别是涉及一种SOI体接触器件结构及其形成方法。

背景技术

绝缘体上硅(SOI)器件相比体硅器件具有全介质隔离，寄生电容小，功耗低，速度快，抗辐射能力强等优点。因此，SOI器件广泛应用于数字，模拟以及高可靠性电路中。根据SOI顶层硅厚度和MOS器件阱注入浓度的不同，SOI MOS器件可分为部分耗尽(PartiallyDepleted，PD)SOI MOS器件和全耗尽(Full Depleted，FD)SOI MOS器件。

SOI技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽SOI器件的浮体效应(floating body effect)。当器件顶层硅膜的厚度大于最大耗尽层的宽度时，由于结构中埋入氧化层(BOX)的隔离作用，器件开启后一部分没有被耗尽的硅膜将处于电学浮空的状态，这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会引起翘曲(kink)效应、漏击穿电压降低和反常亚阈值斜率等现象，从而影响器件性能。由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是SOI器件研究的热点。针对浮体效应的解决措施分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。所谓体接触，就是使埋入氧化层上方、硅膜底部处于电学浮空状态的体区和外部相接触，导致空穴不可能在该区域积累，因此这种结构可以成功地克服部分耗尽SOI MOS器件的浮体效应。

基于上述体接触方式的原理，人们采取了很多结构来抑制部分耗尽SOI MOS器件的浮体效应。其中一种为T型栅的部分耗尽

然而，如图1所示，现有的SOI体接触器件结构MOS器件包括：硅衬底(未示出)，依次形成于硅衬底上的埋氧化层(未示出)和顶层硅10；位于所述顶层硅100上方的T型栅101，其中，T型栅101由垂直相交的两个部分构成，T型栅101包括横向的第一栅极1011和纵向的第二栅极1012，故T型栅101将有源区划分为三个部分，所述三个部分分别用于形成位于顶层硅内的源区102、漏区103以及体接触区104，其中，源区102和漏区103的掺杂类型与所述顶层硅的掺杂类型相反，体接触区104的掺杂类型与所述顶层硅的掺杂类型相同。此外，该部分耗尽SOI MOS器件的源区102、漏区103、体接触区104以及T型栅101分别通过不同的接触孔105被引出。在形成接触孔105之前，需要在源区102的表面、漏区103的表面以及T型栅101的表面分别形成钴硅化合物层，但是，在钴硅化合物层前的Ar溅射时，在T型栅101特别是在第一栅极1011朝向源区102和漏区103的一侧的侧墙上的氧化物很容易被溅起并沉积在源区102和漏区103的边缘区域A上(如图2所示)，其在钴溅射时影响了钴硅化合物层的形成效果，使得SOI体接触器件结构产生了漏电的现象，造成电性不良，从而影响了SOI体接触器件的电性性能。

发明内容

本发明的目的在于提供一种SOI体接触器件结构及其形成方法，以避免在钴硅化合物层前的氩离子溅射时，栅极结构的侧墙上的氧化物溅起并沉积在有源区上，造成其对钴溅射时钴硅化合物层的形成效果的影响，避免漏电现象，提高SOI体接触器件的电性性能。