[发明专利]半导体器件

说明书

本发明提供了一种半导体器件，包括：基底，具有第一区域和第二区域，所述第一区域位于相邻的两个所述第二区域之间；三个子漏区，位于所述基底的第一区域内；两个dummy结构，分别位于相邻两个所述子漏区之间的所述基底上；源区，位于所述基底的第二区域内；栅极结构，位于所述第一区域和第二区域之间的所述基底上；本发明通过所述dummy结构来提高器件的ESD能力，且无需现有技术的SAB光罩也不需引入新的工艺流程，能够直接在制造工艺中同步形成所述dummy结构，以降低器件的制造成本。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件。

背景技术

随着半导体器件技术不断进入亚微米、深亚微米，静电释放保护器件可靠性变得越来越重要。由于静电放电(Electro-Static-Discharge，ESD)导致放电电流在器件内流过而产生局部发热或电场集中，在器件中易发生静电损伤，导致IC器件失效；在器件某一引出端对地短路，则在放电瞬间产生电流脉冲，大电流产生的焦耳热导致器件局部金属化熔化或芯片出现热斑以致诱发二次击穿等；在器件与地不接触，没有直接对地的放电通路，而是将存储电荷传到器件，放电瞬间产生过电压，导致器件击穿。大部分的ESD电流来自电路外部，因此ESD保护电路一般设计在PAD旁，I/O电路内部(典型的I/O电路由输出驱动outputdriver和输入接收器Inputreceiver两部分组成)，ESD通过PAD导入芯片内部，因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路，将ESD电流引入电压线，再由电压线分布到芯片各个管脚，降低ESD的影响。因此，为了防止由于ESD造成的破坏，一般在外部连接PAD与内部电路区域之间设置ESD保护元件。

在现有技术中，为了克服轻掺杂漏区(Lightly Doped Drain，LDD)结构带来的静电释放保护能力下降的问题，通常是静电释放离子注入(ESD implant)技术配合硅化物挡板(Salicide blocking，SAB)工艺，使用SAB技术来提高漏区压仓电阻，以提高器件的电流泄放能力，让电流均匀的在硅片体内流动，而ESD器件需要SAB光罩来提高器件的ESD保护能力，而SAB光罩成本较高，而减少掩膜可以降低制造成本，特别对于纳米级集成电路设计和制造尤其重要。

发明内容

本发明的目的在于提供一种半导体器件，以提高器件的ESD能力且降低器件的制造成本。

为了达到上述目的，本发明提供了一种半导体器件，包括：

基底，具有第一区域和第二区域，所述第一区域位于相邻的两个所述第二区域之间；

三个子漏区，位于所述基底的第一区域内；

两个dummy结构，分别位于相邻两个所述子漏区之间的所述基底上；

源区，位于所述基底的第二区域内；

栅极结构，位于所述第一区域和第二区域之间的所述基底上。

可选的，所述dummy结构与所述栅极结构的结构相同。

可选的，还包括两个浅沟槽隔离结构，两个所述浅沟槽隔离结构分别位于两个所述dummy结构下方的所述基底中，以分隔相邻的所述子漏区。

可选的，所述dummy结构为FLASH结构。

可选的，两个所述dummy结构之间的子漏区作为漏极引出端。

可选的，还包括第一阱区及第二阱区，所述第一阱区位于相邻的两个所述第二阱区之间，所述第一阱区位于所述基底的第一区域中，所述第一阱区与所述第二阱区的交界处位于边缘的子漏区的外边缘与内边缘之间。

可选的，所述栅极结构位于每个所述第二阱区上，所述源区位于所述第二阱区中，所述dummy结构均位于所述第一阱区上。