[发明专利]存储器件

说明书

本申请公开了一种存储器件。一种存储单元包括：衬底；位线，其从衬底起沿着第一方向竖直地取向；纳米片晶体管，其包括至少一个纳米片，所述至少一个纳米片从位线起沿着与第一方向垂直的第二方向水平地取向；以及电容器，其从纳米片晶体管起沿着第二方向水平地取向。

相关申请的交叉引用

本申请要求2020年9月4日提交的申请号为10-2020-0113116的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本公开涉及半导体器件，并且更具体地，涉及具有增强的电子集成的存储器件。

背景技术

二维(2D)半导体器件的集成度主要由存储单元所占据的面积来确定，从而它受到精细图案形成技术的水平影响很大。因此，尽管2D半导体器件的集成度一直在增大，但是它受到使图案微型化所需的超高价设备的改进的限制。为了克服2D器件的这种限制，已经提出了具有以三维(3D)布置的存储单元的存储器件。

发明内容

根据本公开的各种实施例，提供了3D存储单元和具有更高集成度的存储器件。

根据本公开的实施例，一种存储单元包括：衬底；位线，其从衬底起沿着第一方向竖直地取向；纳米片晶体管，其包括至少一个纳米片，所述至少一个纳米片从位线起沿着与第一方向垂直的第二方向水平地取向；以及电容器，其从纳米片晶体管起沿着第二方向水平地取向。

根据本公开的实施例，一种存储单元包括：衬底；位线，其从衬底起沿着第一方向竖直地取向；第一筒体，其从位线起沿着与第一方向垂直的第二方向水平地取向；第二筒体，其与第一筒体水平地间隔开；至少两个纳米片，其在第一筒体与第二筒体之间水平地取向；字线，其被掩埋在第一筒体和第二筒体中，并且围绕至少两个纳米片；以及电容器，其从第二筒体起沿着第二方向水平地取向。

根据本公开的实施例，一种存储单元包括：衬底；位线，其从衬底起沿着第一方向竖直地取向；至少两个纳米片，其从位线起沿着与第一方向垂直的第二方向水平地取向；字线，其包括围绕至少两个纳米片的围绕部分以及从围绕部分起沿着第二方向延伸的第一掩埋部分和第二掩埋部分；第一掺杂部分，其从纳米片的第一侧起水平地取向、连接至位线并且围绕第一掩埋部分；第二掺杂部分，其从纳米片的第二侧起水平地取向并且围绕第二掩埋部分；以及电容器，其从第二掺杂部分起沿着第二方向水平地取向。

根据本公开的实施例，存储器件包括：外围电路部分；以及存储单元阵列，其包括从外围电路部分起沿着第一方向竖直地布置的多个存储单元，其中，多个存储单元中的每个包括：位线，其沿着第一方向竖直地取向；纳米片晶体管，其包括至少两个纳米片，所述至少两个纳米片从位线起沿着与第一方向垂直的第二方向水平地取向；以及电容器，其从纳米片晶体管起沿着第二方向水平地取向。

根据本公开，在存储器件中，晶体管和电容器可以以3D层叠在衬底上。因此，存储器件可以具有增大的集成度。

根据本公开，具有环栅(gate-all-around)结构的字线WL可以将至少两个纳米片与彼此竖直相邻的存储单元的字线电屏蔽。

通过下面的附图和本公开的各种实施例的详细描述，将更好地理解本发明的这些和其他特征以及优点。

附图说明

图1是示意性地示出根据本公开的实施例的存储器件的配置的视图。

图2A是沿图1的线A-A′截取的截面图。

图2B是沿图1的线B-B′截取的截面图。

图3是详细地示出图1的有源层ACT的视图。

图4A和图4B分别是示出字线WL和有源层ACT的布置的立体图和分解立体图。

图5A是示意性地示出根据本公开的实施例的存储器件的配置的视图。