[发明专利]一种负压产生电路

说明书

本发明公开了一种负压产生电路，包括：降压模块、振荡器电路、时钟缓冲器电路以及电荷泵电路；所述振荡器电路与所述时钟缓冲器电路连接；所述时钟缓冲器电路与所述电荷泵电路连接；所述降压模块包括：N个串联的场效应管，且N+1个场效应管源漏耐压值之和高于电源电平；所述降压模块的电源输入端与供电电源连接，所述降压模块的电源输出端分别与所述振荡器电路以及所述时钟缓冲器电路连接。通过实施本发明的实施例能够降低负压产生电路的复杂度。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种负压产生电路。

背景技术

大多数电子设备都是采用正电压进行供电，但在某些特殊电路中，负电压可能对于电路性能更有帮助。比如在射频开关电路中，采用负压进行偏置可以提高开关功率处理能力，从而优化整个射频系统性能。

如图1所示，现有负压产生电路一般由振荡器电路、时钟缓冲器电路以及电荷泵电路组成，由振荡器产生一个振荡信号，经由时钟缓冲电路器后生成两相不交叠时钟，最后由电荷泵电路产生所需负压信号。而现有负压产生电路中的振荡器以及时钟缓冲电路一般由反相器级联构成，仅由一个PMOS与一个NMOS形成的反相器承受电压有限。因此在高电源电平电路中需要添加由低压差线性稳压器(LDO)构成的降压电路来降低电源电压以给振荡器电路、时钟缓冲器以及电荷泵电路进行供电，保证电路正常工作。

但是上述方案需添加额外的由低压差线性稳压器构成的降压电路，导致整个负压产生电路过于繁杂。

发明内容

本发明实施例提供一种负压产生电路，能够降低负压产生电路的复杂度。

本发明一实施例提供一种负压产生电路，包括：降压模块、振荡器电路、时钟缓冲器电路以及电荷泵电路；

所述振荡器电路与所述时钟缓冲器电路连接；所述时钟缓冲器电路与所述电荷泵电路连接；

所述降压模块包括：N个串联的PMOS管；其中，N个PMOS管的栅极相互连接，且外接低电平信号；除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第一个PMOS管的源极为所述降压模块的电源输入端，第N个PMOS管的漏极为所述降压模块的电源输出端。

可选的，所述降压模块包括：N个串联的NMOS管；其中，N个NMOS管的栅极相互连接，且外接高电平信号；除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第一个NMOS管的漏极为所述降压模块的电源输入端，第N个NMOS管的源极为所述降压模块的电源输出端。

可选的，所述降压模块包括:M个NMOS管和W个PMOS管；

其中,M+W等于N；M个NMOS管的栅极相互连接，且外接高电平信号；W个PMOS管的栅极相互连接，且外接低电平信号；

除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第一个NMOS管的漏极为所述降压模块的电源输入端，第M个NMOS管的源极与第一个PMOS管的源极连接；

除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第W个PMOS管的漏极为所述降压模块的电源输出端。

可选的，所述降压模块包括:M个NMOS管和W个PMOS管；

其中,M+W等于N；M个NMOS管的栅极相互连接，且外接高电平信号；W个PMOS管的栅极相互连接，且外接低电平信号；

除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第一个PMOS管的源极为所述降压模块的电源输入端，第W个PMOS管的漏极与第一个NMOS管的漏极连接；

除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第M个NMOS管的源极为所述降压模块的电源输出端。