[发明专利]一种负压产生电路

权利要求书

1.一种负压产生电路，其特征在于，包括：降压模块、振荡器电路、时钟缓冲器电路以及电荷泵电路；

所述振荡器电路与所述时钟缓冲器电路连接；所述时钟缓冲器电路与所述电荷泵电路连接；

所述降压模块包括：N个串联的场效应管，且N+1个场效应管源漏耐压值之和高于电源电平；所述降压模块的电源输入端与供电电源连接，所述降压模块的电源输出端分别与所述振荡器电路以及所述时钟缓冲器电路连接。

2.如权利要求1所述的负压产生电路，其特征在于，所述降压模块包括：N个串联的PMOS管；其中，N个PMOS管的栅极相互连接，且外接低电平信号；除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第一个PMOS管的源极为所述降压模块的电源输入端，第N个PMOS管的漏极为所述降压模块的电源输出端。

3.如权利要求1所述的负压产生电路，其特征在于，所述降压模块包括：N个串联的NMOS管；其中，N个NMOS管的栅极相互连接，且外接高电平信号；除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第一个NMOS管的漏极为所述降压模块的电源输入端，第N个NMOS管的源极为所述降压模块的电源输出端。

4.如权利要求1所述的负压产生电路，其特征在于，所述降压模块包括:M个NMOS管和W个PMOS管；

其中,M+W等于N；M个NMOS管的栅极相互连接，且外接高电平信号；W个PMOS管的栅极相互连接，且外接低电平信号；

除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第一个NMOS管的漏极为所述降压模块的电源输入端，第M个NMOS管的源极与第一个PMOS管的源极连接；

除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第W个PMOS管的漏极为所述降压模块的电源输出端。

5.如权利要求1所述的负压产生电路，其特征在于，所述降压模块包括:M个NMOS管和W个PMOS管；

其中,M+W等于N；M个NMOS管的栅极相互连接，且外接高电平信号；W个PMOS管的栅极相互连接，且外接低电平信号；

除第一个PMOS管外，每个PMOS管的源极与前一个PMOS管的漏极连接，第一个PMOS管的源极为所述降压模块的电源输入端，第W个PMOS管的漏极与第一个NMOS管的漏极连接；

除第一个NMOS管外，每个NMOS管的漏极与前一个NMOS管的源极连接，第M个NMOS管的源极为所述降压模块的电源输出端。

6.如权利要求1所述的负压产生电路，其特征在于，所述振荡器电路包括：第一反相器、第二反相器、第三反相器、第一电阻、第二电阻以及第一电容；

所述一反相器、第二反相器以及第三反相器的电源输入端均与所述降压模块的电源输出端连接；

所述第一反相器的信号输出端与所述第二反相器的信号输入端连接，所述第二反相器的信号输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第三反相器的信号输入端连接，所述第三反相器的信号输出端与所述第一反相器的信号输出端及时钟缓冲器电路的信号输入端连接。