[发明专利]用于芯片设计的探测方法及探测系统、探测装置

说明书

一种用于芯片设计的探测方法及探测系统、探测装置。该探测方法包括：复制芯片设计中待探测的时序路径通过的组合逻辑电路，并将该组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；在被探测电路中的任一连接路径上设置至少一个触发点，至少一个触发点与触发电路的输入端连接，触发电路的输出端与电压探测平台连接；向被探测电路施加测试信号，并将被探测电路响应于测试信号工作时，在至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过电压探测平台获得被探测电路的电压波形。该探测方法有利于提高芯片设计的工作性能。

技术领域

本公开的实施例涉及一种用于芯片设计的探测方法及探测系统、探测装置。

背景技术

在集成电路(例如系统级芯片(SOC，system on chip))设计，尤其是适应于高性能服务器的中央处理器和图形处理器超大规模集成电路(GPU VLSI，Graphic ProcessingUnit Very Large Scale Integration)芯片设计中，利用芯片电压频率的自适性变化来提升电路性能，是解决芯片设计中遇到的工艺变化带来的技术挑战的一种关键技术。动态测量芯片使用过程中电压-频率自适性变化时，所选择元件的关键路径或导通电阻是提高设计性能的关键因素之一。

发明内容

本公开的实施例提供一种用于芯片设计的探测方法及探测系统、探测装置。该探测方法有利于提高芯片设计的工作性能。

本公开至少一个实施例提供了一种用于芯片设计的探测方法，该探测方法包括：复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并将所述组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；在所述被探测电路中的任一连接路径上设置至少一个触发点，其中，所述至少一个触发点与触发电路的输入端连接，所述触发电路的输出端与电压探测平台连接；向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的电压波形。

例如，在本公开至少一实施例提供的探测方法中，所述被探测电路施加的测试信号为所述被探测电路的组合逻辑电路在所述芯片设计中所在的时序路径工作时的工作信号。

例如，在本公开至少一实施例提供的探测方法中，所述反相电路包括N个串联的反相器，其中，N为≥1的奇数。

例如，在本公开至少一实施例提供的探测方法中，所述组合逻辑电路包括M个逻辑器件，所述至少一个触发点包括X个触发点，X和M分别为≥1的正整数。

例如，在本公开至少一实施例提供的探测方法中，在所述被探测电路中的任一连接路径上设置所述至少一个触发点，包括：在所述组合逻辑电路的输入端、所述M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1，所述Y个触发点的每个与所述触发电路连接，将所述组合逻辑电路响应于所述测试信号工作时，在所述Y个触发点产生的触发信号通过与所述Y个触发点对应连接的触发电路分别传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的Y个电压波形，从所述Y个电压波形中获得所述Y个触发点对应的所述组合逻辑电路中逻辑器件的电压波形。

例如，在本公开至少一实施例提供的探测方法中，将所述Y个电压波形的其中之一作为参考电压波形。

例如，在本公开至少一实施例提供的探测方法中，将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。