[发明专利]用于芯片设计的探测方法及探测系统、探测装置

权利要求书

1.一种用于芯片设计的探测方法，包括：

复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并将所述组合逻辑电路的输入端和输出端之间连接反相电路，得到被探测电路；

在所述被探测电路中的任一连接路径上设置至少一个触发点，其中，所述至少一个触发点与触发电路的输入端连接，所述触发电路的输出端与电压探测平台连接；以及

向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的Y个电压波形，Y为大于1的整数；

将所述Y个电压波形的其中之一作为参考电压波形；

将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。

2.根据权利要求1所述的探测方法，其中，所述被探测电路施加的测试信号为所述被探测电路的组合逻辑电路在所述芯片设计中所在的时序路径工作时的工作信号。

3.根据权利要求1所述的探测方法，其中，所述反相电路包括N个串联的反相器，

其中，N为≥1的奇数。

4.根据权利要求1-3任一所述的探测方法，其中，所述组合逻辑电路包括M个逻辑器件，所述至少一个触发点包括X个触发点，

X和M分别为≥1的正整数。

5.根据权利要求4所述的探测方法，其中，在所述被探测电路中的任一连接路径上设置所述至少一个触发点，包括：

在所述组合逻辑电路的输入端、所述M个逻辑器件的输出端的其中至少之一设置Y个触发点，其中，Y＜X且Y≤M+1，

所述Y个触发点的每个与所述触发电路连接，

将所述组合逻辑电路响应于所述测试信号工作时，在所述Y个触发点产生的触发信号通过与所述Y个触发点对应连接的触发电路分别传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的所述Y个电压波形，

从所述Y个电压波形中获得所述Y个触发点对应的所述组合逻辑电路中逻辑器件的电压波形。

6.根据权利要求5所述的探测方法，其中，

所述Y个触发点包括第一触发点，所述触发电路包括第一触发电路，所述M个逻辑器件包括第一逻辑器件，所述第一逻辑器件的输入端与所述反相电路的输出端连接，

在所述反相电路的输出端设置所述第一触发点，其中，所述第一触发点与所述第一触发电路的输入端连接，

将所述组合逻辑电路响应于所述测试信号工作时，在所述第一触发点产生的触发信号通过所述第一触发电路传输至所述电压探测平台，以通过所述电压探测平台获得所述组合逻辑电路的第一电压波形，

所述第一电压波形作为参考电压波形。

7.一种用于芯片设计的探测装置，包括：

电路获得模块，包括被探测电路，所述被探电路包括复制所述芯片设计中待探测的时序路径通过的组合逻辑电路，并包括将所述组合逻辑电路的输入端和输出端之间连接的反相电路；

触发点设置模块，包括在所述被探测电路中的任一连接路径上设置的至少一个触发点以及触发电路，其中，所述至少一个触发点的每个与所述触发电路的输入端连接，其中，所述触发电路的输出端与电压探测平台连接；

波形获得模块，配置为向所述被探测电路施加测试信号，并将所述被探测电路响应于测试信号工作时，在所述至少一个触发点产生的触发信号通过对应连接的触发电路传输至电压探测平台，以通过所述电压探测平台获得所述被探测电路的Y个电压波形，Y为大于1的整数；

延时信息获得模块，配置为将所述Y个电压波形的其中之一作为参考电压波形，以及将所述Y个电压波形中其它电压波形与所述参考电压波形进行比较，以获得所述Y个电压波形中其它电压波形中的延时信息。

8.一种用于芯片设计的探测系统，包括：

电压测试平台；以及

根据权利要求7所述的探测装置。