[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法。所述半导体器件包括在半导体衬底上设置的非对称场效应晶体管，所述非对称场效应晶体管中的第一栅绝缘层的厚度在60nm以上，且第一栅绝缘层在第一源区一侧比第一栅极增宽形成扩展绝缘部，所述非对称场效应晶体管包括形成于所述半导体衬底内且位于扩展绝缘部下方的源极扩展区，所述源极扩展区连接第一源区和沟道区，有助于减小非对称场效应晶体管的阈值电压的离差，使晶体管特性稳定。所述制造方法可用于制造上述具有优良特性的半导体器件。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

在小型面板显示器的驱动IC中，常需要用到工作电压为25V~40V左右的非对称HVMOS（Asymmetry High Voltage Metal Oxide Semiconductor，即非对称高压场效应晶体管）。

图14为一种包含非对称HVMOS的现有半导体器件的截面图。图14举例示出了n沟道的非对称HVMOS（即HVNMOS）。参见图14，非对称HVMOS 200包括P型的半导体衬底10、N型的漂移区12、P型的保护环区14、高浓度N型的源区16、高浓度N型的漏区18、高浓度P型的抽头区20（即P+ tap）、绝缘区22、绝缘区24、栅绝缘层26以及多晶硅等材质的栅极28。在非对称HVMOS 200中，栅绝缘层26形成得较厚，约60nm~100nm。栅绝缘层26的面积大于形成于其上的栅极28的面积，栅绝缘层26朝源区16横向延伸至使得栅绝缘层26的源区16一侧端部超出栅极28 达0.1μm~0.2μm左右的余边距离X1。在非对称HVMOS 200中，源区16越过栅绝缘层26伸至栅极28下方的衬底区域，栅极28的源区16一侧端部与漂移区12内形成的绝缘区22的朝向源区16的端部之间的横向距离为沟道长度C。也就是说，源区16直接延伸至沟道区。

图15为一种包含非对称HVMOS和LVMOS的现有半导体器件的截面示意图。如图14和图15所示，在现有芯片设计中，非对称HVMOS多与LVMOS（Low Voltage Metal OxideSemiconductor，低压场效应晶体管）集成于同一半导体衬底10中。在图15中，对于非对称HVMOS，仅示出了其在本申请较为重要的源区16一侧的结构。

如图15所示，LVMOS包括形成于P型的阱区30内且为高浓度N型的源区32和漏区34、从源区32和漏区34延伸而出且为低浓度N型的扩展区36、自源区32横跨至漏区34的栅绝缘层38以及形成于栅绝缘层38上的多晶硅等材质的栅极40构成。LVMOS通过绝缘区24与半导体衬底10上的其它元件绝缘。

参照图14和图15，非对称HVMOS 200的源区16与LVMOS的源区32和漏区34由同一离子注入工艺形成，均为高浓度N型。也就是说，在将磷、砷等N型掺杂离子注入以得到非对称HVMOS 200的源区16和漏区18的同时，对LVMOS的源区32和漏区34进行离子注入处理。在进行源区16的离子注入时，需要使得注入离子穿透栅绝缘层26的自栅极28向源区16一侧延伸而出的部分以进入衬底10，从而形成延伸至沟道区的源区16。

在将非对称HVMOS和LVMOS形成于同一衬底上的半导体集成器件中，通常需要根据LVMOS的要求进行注入条件的最优化。随着所要组合的LVMOS的尺寸越来越小，LVMOS的栅极40的宽度越来越短（例如小于100nm），且源区32和漏区34的结深越来越浅。因此，需要降低形成源区32和漏区34时的掺杂离子注入能量。如此，在进行掺杂离子注入以同时形成非对称HVMOS的源区16、以及LVMOS的源区32和漏区34时，较小的离子注入能量导致在非对称HVMOS的栅绝缘层26的源区16一侧，注入离子穿过余边距离X1范围的栅绝缘层26的难度较大，从而有可能使得非对称HVMOS的源区16与沟道区（沟道长度C指示的区域）之间产生间隙。该间隙有可能增大非对称HVMOS的阈值电压Vth及降低其工作电流Id，从而导致非对称HVMOS的工作性能下降。

发明内容