[发明专利]包括发送器和接收器的半导体系统

说明书

公开了一种包括编码器和发送接口电路的发送器。编码器接收数据比特并基于数据比特的数量来生成转换比特，转换比特的数量大于数据比特的数量。编码器检测转换比特的风险图案以生成检测数据，并且基于检测数据将风险图案转换为替换图案以生成码比特，码比特的数量等于转换比特的数量。

相关申请的交叉引用

本申请要求2020年4月21日提交于韩国知识产权局的韩国专利申请No.10-2020-0048118的优先权，该申请的公开内容整体以引用方式并入本文中。

技术领域

本文所描述的发明构思的示例实施例涉及收发器，并且更具体地，涉及向通道发送信号的发送器、从通道接收信号的接收器、和/或包括该发送器和接收器的半导体系统。

背景技术

在高速并行数据接口中，可通过通道并行发送数据比特。当通过诸如同轴线缆或印刷电路板(PCB)迹线的通道发送信号时，数据可能转变(transition)。该转变影响相邻通道，发生阻碍相邻通道的数据传输的串扰现象。

具体地，随着半导体装置和系统高度集成，通道之间的距离可减小，并且串扰影响可增加。因此，需要减小通道之间的串扰影响。

发明内容

本发明构思的示例实施例提供一种向通道发送信号的发送器、从通道接收信号的接收器和/或包括该发送器和接收器的半导体系统，因此减小通道之间的串扰。

根据一些示例实施例，一种向通道并行输出发送信号的发送器包括编码器和发送接口电路。编码器接收具有目标逻辑值的数据比特，基于数据比特的数量来生成转换比特，转换比特的数量大于数据比特的数量，检测转换比特的风险图案以生成检测数据，并且基于检测数据将风险图案转换为替换图案以生成码比特，码比特的数量等于转换比特的数量。发送接口电路将码比特转换为发送信号。

根据一些示例实施例，一种从通道并行接收接收信号的接收器包括接收接口电路和解码器。接收接口电路将接收信号转换为码比特。解码器基于码比特的图案来生成检测数据，基于检测数据将码比特的至少一部分转换为风险图案以生成转换比特，并且将转换比特转换为数据比特，数据比特的数量小于转换比特的数量。分别与顺序地布置的4个通道对应的转换比特具有在风险图案中具有目标逻辑值的3个或更多个转换比特。

根据一些示例实施例，一种半导体系统包括发送器、通道单元和接收器。发送器基于数据比特当中各自具有目标逻辑值的数据比特的数量来生成转换比特，转换比特的数量大于数据比特的数量，并且当转换比特具有风险图案时将风险图案转换为替换图案以生成码比特。通道单元包括通道，通道的数量等于码比特的数量，并且被配置为接收基于码比特生成的信号。接收器通过通道单元接收信号，将信号转换为码比特，并且将码比特转换为数据比特。

附图说明

通过参照附图详细描述本发明构思的示例实施例，本发明构思的以上和其它目的和特征将变得显而易见。

图1是根据本发明构思的一些示例实施例的半导体系统的框图。

图2是图1的编码器的示例性框图。

图3是用于描述图1和图2中描述的转变和串扰的示图。

图4是用于描述图2的编码器如何将数据比特转换为转换比特的示图。

图5和图6是图2的第一转换电路的一部分的示例性逻辑电路图。

图7和图8是图2的图案检测电路的一部分的示例性逻辑电路图。

图9是图2的第二转换电路的示例性逻辑电路图。

图10是图2的第三转换电路的一部分的示例性逻辑电路图。

图11是图1的解码器的示例性框图。

图12是图11的第一转换电路的一部分的示例性逻辑电路图。