[发明专利]芯片测试方法、设备与电路

权利要求书

1.一种芯片测试方法，其特征在于，包括：

响应第一类预设测试指令控制待测芯片的接地引脚连接非零电位，所述第一类预设控制指令至少包括ODT检测指令；

对所述待测芯片输出与所述预设控制指令对应的控制流，检测所述待测芯片与所述预设测试指令对应的参数并输出检测结果。

2.如权利要求1所述的芯片测试方法，其特征在于，所述第一类预设测试控制指令包括ODT检测指令，所述响应第一类预设控制指令控制待测芯片的接地引脚连接非零电位包括：

响应ODT检测指令控制所述待测芯片的接地引脚连接第一电压。

3.如权利要求2所述的芯片测试方法，其特征在于，所述对所述待测芯片输出与所述预设控制指令对应的控制流，检测所述待测芯片与所述预设测试指令对应的参数并输出检测结果包括：

在第一时间点对所述待测芯片输出数据写控制指令；

检测所述待测芯片的目标输入输出引脚的电压发生变化的第二时间点；

在所述第二时间点与所述第一时间点的差值符合预设值时，判断所述目标输入输出引脚通过ODT检测。

4.如权利要求2或3所述的芯片测试方法，其特征在于，所述第一电压小于所述待测芯片的最小电源电压。

5.如权利要求1所述的芯片测试方法，其特征在于，所述第一类预设控制指令包括读写同步信号时钟测试指令，所述响应第一类预设控制指令控制待测芯片的接地引脚连接非零电位包括：

响应读写同步信号时钟测试指令控制所述待测芯片的接地引脚连接第二电压。

6.如权利要求5所述的芯片测试方法，其特征在于，所述第二电压为0.1V。

7.如权利要求1所述的芯片测试方法，其特征在于，还包括：响应第一类预设测试结束指令或第二类预设测试指令控制所述待测芯片的接地引脚连接零电位。

8.一种芯片测试设备，其特征在于，包括：

芯片连接模块，包括用于连接待测芯片的多个引脚的多个连接端，所述多个引脚包括接地引脚，所述多个连接端包括连接所述接地引脚的接地连接端；

电源设置模块，第一端连接所述接地连接端，第二端连接第一电压，第三端连接第二电压，第四端接地；

测试控制模块，电连接所述电源设置模块和所述芯片连接模块，用于对所述待测芯片输出控制命令，并读取所述待测芯片的多个引脚的状态，以及响应第一类预设测试指令控制第一端和除第四端以外的一端相连。

9.如权利要求8所述的芯片测试设备，其特征在于，所述第一类预设测试指令包括ODT测试指令，所述测试控制模块设置为：

响应ODT测试指令，控制所述第一端仅和所述第二端相连；

在第一时间点通过所述多个连接端对所述待测芯片输出数据写控制指令；

通过所述多个连接端读取所述待测芯片的目标输入输出引脚的电压，以确定目标输入输出引脚的电压发生变化的第二时间点；

在所述第二时间点与所述第一时间点的差值符合预设值时，判断所述目标输入输出引脚通过ODT检测。

10.如权利要求8或9所述的芯片测试设备，所述第一电压小于所述待测芯片的最小电源电压。

11.如权利要求8所述的芯片测试设备，其特征在于，所述第一类预设测试指令包括读写同步信号时钟测试指令，所述测试控制模块设置为：

响应读写同步信号时钟测试指令，控制所述第一端仅和所述第三端相连；

在第三时间点通过所述多个连接端对所述待测芯片输出数据读控制指令；

读取所述待测芯片的读写同步信号时钟引脚以及数据引脚，以检测所述读写同步信号时钟引脚的数据传输上升沿出现的第四时间点；

在所述第四时间点与所述第三时间点的差值符合预设条件时，判断所述待测芯片的读写同步信号时钟通过测试。