[发明专利]存储器装置及其操作方法以及存储控制器的操作方法

说明书

本申请公开了存储器装置及其操作方法以及存储控制器的操作方法。一种存储器装置包括用于存储测试信息的系统块，并且包括数据块，该数据块包括连接到多条低存储体列线和多条高存储体列线的存储器单元。该存储器装置还包括列修复控制器，该列修复控制器被配置为基于测试信息来检测与同一列地址对应的多条低存储体列线当中的低存储体列线和多条高存储体列线当中的高存储体列线被并发修复的并发修复列线。

技术领域

本公开涉及电子装置，更具体地，涉及一种存储器装置和操作该存储器装置的方法。

背景技术

存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可包括存储数据的存储器装置以及控制存储器装置的存储控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。

易失性存储器装置是仅当供电时才存储数据并且当电源被中断时丢失所存储的数据的装置。易失性存储器装置可包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是即使当供电被中断时也不丢失数据的装置。非易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。

发明内容

本公开的实施方式可检测电路不支持的同一列的低存储体(bank)和高存储体被同时修复的并发修复情况，从而增加存储器装置的产率。

根据本公开的实施方式的一种存储器装置可包括用于存储测试信息的系统块，并且包括数据块，该数据块包括连接到多条低存储体列线和多条高存储体列线的存储器单元。该存储器装置还可包括列修复控制器，该列修复控制器被配置为基于测试信息来检测与同一列地址对应的多条低存储体列线当中的低存储体列线和多条高存储体列线当中的高存储体列线被并发修复的并发修复列线。

提出了根据本公开的实施方式的一种操作存储器装置的方法，该存储器装置包括系统块和数据块，该系统块用于存储测试信息，该数据块包括连接到多条低存储体列线和多条高存储体列线的存储器单元，该方法可包括以下步骤：将存储在系统块中的测试数据中所包括的封装测试信息存储在第一寄存器中；将存储在系统块中的测试数据中所包括的晶圆测试信息存储在第二寄存器中；以及基于晶圆测试信息和封装测试信息，检测与同一列地址对应的多条低存储体列线当中的低存储体列线和多条高存储体列线当中的高存储体列线被并发修复的并发修复列线。

根据本公开的实施方式的一种操作用于控制存储器装置的存储控制器的方法可包括以下步骤：向存储器装置提供重置命令；提供用于请求存储在存储器装置中的状态信息的状态读命令；从存储器装置接收状态信息；以及基于包括在状态信息中的并发修复信息来存储关于存储器装置是否有缺陷的信息。

根据本技术，在封装测试之后，检测电路不支持的同一列的低存储体和高存储体被同时修复的并发修复情况，从而增加存储器装置的产率。

附图说明

图1是示出根据本公开的实施方式的存储装置的图。

图2是示出图1的存储器装置的结构的图。

图3是示出图2的存储器单元阵列的图。

图4是示出包括多个存储器装置的封装的图。

图5是示出根据本公开的实施方式的检测并发修复的方法的图。

图6是示出通过数据输入/输出检测并发修复情况的方法的流程图。

图7是示出使用系统块的CAM数据检测并发修复情况的方法的流程图。

图8是示出图1的存储控制器的操作方法的流程图。

图9是示出比较系统块的CAM数据以便检测并发修复的方法的流程图。