[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底，所述衬底中设置有实现器件功能的元胞器件结构；

位于所述衬底上方的第一介质层，所述第一介质层中设置有第一类接触孔和第二类接触孔，所述第一类接触孔和第二类接触孔贯穿所述第一介质层；

位于所述第一介质层上方的元胞区金属电极和终端区金属电极，所述元胞区金属电极填充所述第一类接触孔，所述终端区金属电极填充所述第二类接触孔；

位于所述第一介质层上方的第二介质层，所述第二介质层填充所述元胞区金属电极和所述终端区金属电极间的间隙，所述第二介质层、所述元胞区金属电极和所述终端区金属电极的表面齐平；

位于所述第二介质层上方的钝化层，所述钝化层暴露出部分所述元胞区金属电极和部分所述第一介质层，部分所述钝化层位于所述终端区金属电极的外围。

2.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：阻挡层，所述阻挡层位于所述第一介质层上方，所述阻挡层覆盖所述第一介质层，所述第一类接触孔和第二类接触孔贯穿所述阻挡层，所述钝化层暴露出部分所述阻挡层。

3.根据权利要求1所述的半导体器件，其中，部分所述第二介质层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第二介质层、所述第一钝化层和所述第二钝化层的侧壁齐平。

4.根据权利要求1所述的半导体器件，其中，部分所述钝化层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第一钝化层和所述第二钝化层的侧壁齐平。

5.根据权利要求1所述的半导体器件，其中，部分所述钝化层位于所述终端区金属电极的外围，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层位于所述第二钝化层下方，所述第二钝化层覆盖所述第一钝化层的侧壁。

6.根据权利要求4或5所述的半导体器件，其中，所述第一钝化层的材料包括二氧化硅、氮化硅和氮氧化硅中一种材料或多种材料的组合。

7.根据权利要求4或5所述的半导体器件，其中，所述第一钝化层的厚度包括至

8.根据权利要求4或5所述的半导体器件，其中，所述第二钝化层的材料包括聚酰亚胺。

9.根据权利要求4或5所述的半导体器件，其中，所述第二钝化层的厚度包括2至15um。

10.根据权利要求3所述的半导体器件，其中，所述第一钝化层的材料包括不掺杂的二氧化硅，所述第一钝化层的厚度包括至

11.根据权利要求3所述的半导体器件，其中，所述第二钝化层的材料包括氮化硅或氮氧化硅，所述第二钝化层的厚度包括至

12.根据权利要求2所述的半导体器件，其中，所述阻挡层的材料包括氮化硅和氮氧化硅中一种材料或多种材料组合。

13.根据权利要求2所述的半导体器件，其中，所述阻挡层的材料包括Ti、TiN、W、Al、Cu、Pt和Co中一种材料或多种材料的组合。

14.根据权利要求2所述的半导体器件，其中，所述阻挡层的厚度包括至

15.根据权利要求2所述的半导体器件，其中，金属层与所述阻挡层的刻蚀选择比高于所述金属层与所述第一介质层的刻蚀选择比，所述钝化层与所述阻挡层的刻蚀选择比高于所述钝化层与所述第一介质层的刻蚀选择比。