[发明专利]一种沟槽栅极结构器件及其制作方法

说明书

本发明提供一种沟槽结构器件及其制作方法，器件包括：衬底，具有第一导电性，具有相对设置的第一主面与第二主面；漂移区，形成于衬底的第一主面，漂移区具有第一导电性，漂移区的载流子浓度低于衬底；阱区，形成于漂移区上，阱区具有与所述第一导电性相反的第二导电性；沟槽栅极，穿过所述阱区达到所述漂移区沟槽栅极两侧底角具有向外展宽的缺口形状，缺口形状的内角小于90°；重掺杂区，形成于阱区中并位于沟槽栅极的侧缘，重掺杂区具有第一导电性；重掺杂区上设置有电极，电极与所述重掺杂区接触并在所述阱区中至少部分地延伸。本发明工艺简单，可提供更好的VDMOS和IGBT击穿电压，同时兼顾开态电阻和氧化物的可靠性。

技术领域

本发明涉及一种半导体器件及其制作方法，特别是涉及一种沟槽栅极结构器件及其制作方法。

背景技术

沟槽栅极结构是MOSFET和IGBT常用的功能结构。基于沟槽栅极结构的VDMOS如图1所示，包括位于n+衬底100之上的漂移区200，所述漂移区200为n-外延层。在漂移区200之上设置有p-阱300，在p-阱300中设置有重掺杂n+区500。功率MOSFET还包括位于漂移区200之上的栅极材料401，在栅极401与p-阱300之间还设置有栅介质层402。在p-阱300之上设置有源极电极600，同时在衬底另一侧还设置有背金电极700以作为漏极。

沟槽栅极结构的器件发展至今，已经从直角底部结构演变为底部圆化结构和底部厚氧结构。在传统沟槽形成工艺中，沟槽侧壁(110)晶面上的氧化物比底部(100)晶面厚；对于较小的沟槽底部宽度，由于应力原因以及在较小的沟槽宽度限制氧气扩散进入绝缘体和侧壁衬底之间的角部界面，热氧化物的生长受限造成沟槽底部拐角处的弱点；对于较大的沟槽底部宽度，由于沟槽底部的(100)晶面氧化速率较慢，氧化层比侧壁薄，而底角处的氧化物厚度与侧壁上的厚度相同。

研究表明，通过对沟槽底部进行离子刻蚀来提高氧化速率，即通过一定角度在沟槽底部注入Ar、As、P、O离子的技术来提高沟槽底部Si的氧化速率。两次牺牲氧化层可以使沟槽底部的直角圆滑，氧化速率更均匀，两次牺牲氧化层会抑制底部氧化层变薄，但对于宽度0.5um的栅极，在拐角处仍然不够。因此，将两者结合，在沟槽蚀刻过程使用两次牺牲氧化层使得沟槽底部圆化，可以同时获得圆化的厚氧化层栅极底部。

对于常规的功率MOSFET和IGBT，栅极结构的开态电阻Ron(饱和电压Vsat)与击穿电压(BV)正相关。而沟槽栅极结构基础上发展出来的分裂栅型沟槽可以更好地平衡Ron(Vsat)和BV。另外，超结技术可以通过更复杂的p漂移区变为n漂移区以进行电荷补偿的过程进一步提高BV并同时降低Ron。这些结构复杂且工艺路线都过于冗长。因此，对于功率MOSFET和IGBT器件的沟槽栅极结构，如何获得更简单的结构和工艺，实现底部氧化物厚度，Ron(Vsat)和BV之间等参数有效平衡，是技术人员面临的一大技术难题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽栅极结构器件及其制作方法，用于解决现有技术中功率器件击穿电压，开态电阻和氧化物可靠性难以兼顾的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽栅极结构器件，所述沟槽结构器件至少包括：

衬底，所述衬底具有第一导电性，所述衬底具有相对设置的第一主面与第二主面；

漂移区，形成于所述衬底的第一主面，所述漂移区具有第一导电性，所述漂移区的载流子浓度低于所述衬底；

阱区，形成于所述漂移区上，所述阱区具有与所述第一导电性相反的第二导电性；

沟槽栅极，所述沟槽栅极穿过所述阱区达到所述漂移区，所述沟槽栅极两侧底角具有向外展宽的缺口形状，所述缺口形状的内角小于90°；

重掺杂区，形成于所述阱区中并位于所述沟槽栅极的侧缘，所述重掺杂区具有第一导电性；