[发明专利]一种印制电路板密集BGA及其位夹线的制作方法

说明书

本发明公开了一种印制电路板密集BGA及其位夹线的制作方法，包括以下步骤：S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度远小于设计所需的线路铜层厚度；S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。本发明方法采用负片加正片工艺流程相结合的方式，可制作出密集BGA及其位夹线路，解决传统外层线路工艺因侧蚀线幼或蚀刻短路导致无法制作密集BGA及其位夹线路的问题。

技术领域

本发明属于印制线路板技术领域，尤其涉及一种印制电路板密集BGA及其位夹线的制作方法。

背景技术

电子产品的轻薄、高密度、多功能化方向发展对组装和封装技术提出了更高的要求，BGA(Ball Grid Array，球栅阵列)技术改变了传统封装采用的周边引线工艺，而成为现代封装技术的主流。BGA制作可靠性成为封装技术发展的关键。在线路制作方面，线路的精细化程度逐步转向微米级尺度，线宽线隙从常规4/4mil(100/100μm)提高到2/2mil(50/50μm)的精细线路，此种趋势下常规线路制作方式无论采用负片工艺还是正片工艺均不能满足相关要求或无法制作。

常规的印制电路板(PCB)线路制作按工艺流程的不同可分为正片法和负片法，主要区别如下：

负片流程：前工序→沉铜→板电→外层图形→外层酸性蚀刻→后工序；

正片流程：前工序→沉铜→板电→外层图形→图形电镀→外层碱性蚀刻→后工序。

常规工艺制作密集BGA间距以及其位夹线路线宽线隙为3mil已接近制程能力极限，管控难度大；对于密集BGA间距以及其位夹线路线宽线隙为2mil时，无论采用负片工艺还是正片工艺，均难以实现制作，采用负片工艺流程，先全板电镀至铜厚满足要求，再利用酸性蚀刻出图形线路，会出现因侧蚀导致线幼，无法制作精密图形线路；而采用正片工艺流程，则图形电镀过程中会出现侧面镀铜导致线路变宽，同时退锡后的蚀刻流程，同样会出现线幼，且BGA易出现蚀刻短路，无法制作精细图形线路。

发明内容

本发明针对上述现有的技术缺陷，提供一种印制电路板密集BGA及其位夹线的制作方法，采用负片加正片工艺相结合的方式，可制作出密集BGA及其位夹线路，解决传统外层线路工艺因侧蚀线幼或蚀刻短路导致无法制作密集BGA及其位夹线路的问题。

为了解决上述技术问题，本发明采用以下技术方案：

一种印制电路板密集BGA及其位夹线的制作方法，包括以下步骤：

S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度远小于设计所需的线路铜层厚度；所述外层线路为密集BGA间距以及其位夹线路线宽线隙最低均为2mil；

S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；

S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。

可选地，所述生产板为由一张或多张内层芯板与所需半固化片和外层铜箔压合为一体的多层板，且在压合前，先在内层芯板上完成内层线路制作，并在芯板的板边制作辅助导电边，所述内层线路包括单元内连接至辅助导电边的导电引线，所述多层板经减铜后面铜厚度为5-8μm。

可选地，步骤S1之前还包括以下步骤：

在生产板上钻孔，经沉铜和全板电镀使孔金属化；其中，所钻的孔包括位于单元内用于连通内外层线路的导通孔以及位于生产板板边用于与内层线路中的辅助导电边导通的导电孔。

可选地，全板电镀时的电流密度为0.8-1.2ASD，时间为8-12min，全板电镀时加厚的镀铜层为2-3μm。