[发明专利]用于测量两路脉冲信号间时间差的计时电路及计时方法

权利要求书

1.一种用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述电路包括第一JK触发器、第二JK触发器、与门U1、与门2、或门U3及计时组件；其中，

所述第一JK触发器的CLK端接收其中一路脉冲信号，J端、K端和Q非端连接与门U2的第二输入端，Q端连接与门U1的第二输入端；

所述第二JK触发器的CLK端接收另一路脉冲信号，J端、K端和Q非端连接与门U1的第一输入端，Q端连接与门U2的第一输入端；

与门U1的输出端连接或门U3的第一输入端、与门U2的输出端连接或门U3的第二输入端，或门U3的输出端连接计时组件，所述计时组件基于或门U3输出的计数控制脉冲获取两路脉冲信号间时间差、并将所述时间差作为计时结果输出。

2.根据权利要求1所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述电路还包括复位组件，所述复位组件用于复位所述第一JK触发器、第二JK触发器及计时组件。

3.根据权利要求2所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述计时组件包括第三JK触发器、时钟芯片和计数器；其中，所述第三JK触发器的J端连接或门U3的输出端，以接收或门U3输出的计数控制脉冲，CLK端连接所述时钟芯片的时钟脉冲输出端，Q端连接所述计数器的计数脉冲输入端，计数器的输出端用于输出计时结果。

4.根据权利要求3所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述计时电路还包括电源，第一至第三JK触发器的SD非端及第三JK触发器的K端连接电源正极，计数器的COM端接地。

5.根据权利要求4所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述复位组件包括电阻R1和开关K1；

第一至第三JK触发器的RD非端、时钟芯片的RST非端和计数器的RST非端均连接至开关K1与电阻R1相连的一端，开关K1的另一端连接地，电阻R1的另一端连接电源正极。

6.根据权利要求1-5中任一项所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，

若所述脉冲信号为上升沿有效的脉冲信号，则所述第一JK触发器和第二JK触发器均选用上升沿有效的JK触发器；

若所述脉冲信号为下降沿有效的脉冲信号，则所述第一JK触发器和第二JK触发器均选用下降沿有效的JK触发器。

7.根据权利要求6所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，上升沿有效的脉冲信号由NPN型传感器输出；下降沿有效的脉冲信号由PNP型传感器输出。

8.根据权利要求7所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述第三JK触发器为上升沿有效的JK触发器。

9.根据权利要求1-5中任一项所述的用于测量两路脉冲信号间时间差的计时电路，其特征在于，所述电路还包括非门U4、非门U5；

其中一路脉冲信号经非门U4后发送至第一JK触发器的CLK端；另一路脉冲信号经非门U5后发送至第二JK触发器的CLK端；

若所述脉冲信号为上升沿有效的脉冲信号，则所述第一JK触发器和第二JK触发器均选用下降沿有效的JK触发器；

若所述脉冲信号为下降沿有效的脉冲信号，则所述第一JK触发器和第二JK触发器均选用上升沿有效的JK触发器。

10.一种利用权利要求1-9任一项所述的计时电路的计时方法，其特征在于，所述计时方法包括以下步骤：

步骤S1：复位计时电路；

步骤S2：利用第一JK触发器和第二JK触发器之一接收起始脉冲信号，或门U3输出的计数控制脉冲发生跳变，触发计时组件开始计数；

步骤S3：利用第一JK触发器和第二JK触发器中的另一个触发器接收结束脉冲信号，或门U3输出的计数控制脉冲再次发生跳变，触发计时组件结束计数；

步骤S4：计时组件统计从开始计数到结束计数过程中记录的脉冲个数，处理所述脉冲个数得到两路脉冲信号间时间差、将所述时间差作为计时结果输出并显示；

所述起始脉冲信号为所述两路脉冲信号中的其中一路，所述结束脉冲信号为所述两路脉冲信号中的另一路。