[发明专利]PCB制作方法、PCB及导电介质的漏放检测方法

权利要求书

1.一种PCB制作方法，其特征在于，包括如下步骤：

提供第一芯板、半固化片和第二芯板；

在所述第一芯板的下表面按照相同阻抗设计参数制作间隔布置的第一参考阻抗线、检测阻抗线和第二参考阻抗线，在所述第一芯板的上表面对应所述第一参考阻抗线的位置设置第一刮铜区域，在所述第一芯板的上表面对应所述检测阻抗线的位置设置第二刮铜区域；

对所述半固化片进行开窗处理，以在所述半固化片对应所述检测阻抗线的位置形成填充区域；

依次叠置所述第一芯板、半固化片和第二芯板，并在叠置所述半固化片时在所述填充区域内注入导电介质；

对所述第一芯板、半固化片和第二芯板进行压合处理以制得PCB。

2.如权利要求1所述的PCB制作方法，其特征在于，所述在所述第一芯板的下表面分别设置第一参考阻抗线、检测阻抗线和第二参考阻抗线，在所述第一芯板的上表面对应所述第一参考阻抗线的位置设置第一刮铜区域，在所述第一芯板的上表面对应所述检测阻抗线的位置设置第二刮铜区域，具体包括：

对所述第一芯板制作线路图层，在制作线路图层时在所述第一芯板的下表面分别形成所述第一参考阻抗线、检测阻抗线和第二参考阻抗线；

对所述第一芯板的上表面进行刮铜处理以形成所述第一刮铜区域和第二刮铜区域。

3.如权利要求1所述的PCB制作方法，其特征在于，所述第二刮铜区域位于所述填充区域的投影区域内，所述检测阻抗线位于所述第二刮铜区域的投影区域内，所述第一参考阻抗线位于所述第一刮铜区域的投影区域内，所述第一参考阻抗线、第一刮铜区域和第二参考阻抗线均位于所述填充区域的投影区域外。

4.如权利要求1所述的PCB制作方法，其特征在于，所述检测阻抗线位于所述第一参考阻抗线和第二参考阻抗线之间，且所述检测阻抗线分别与所述第一参考阻抗线和第二参考阻抗线之间的间距介于1mm至2mm之间。

5.如权利要求1所述的PCB制作方法，其特征在于，所述阻抗设计参数包括线宽、线长和线形。

6.如权利要求5所述的PCB制作方法，其特征在于，所述第一参考阻抗线、检测阻抗线和第二参考阻抗线的线宽、线长和线形均相同。

7.如权利要求1所述的PCB制作方法，其特征在于，所述在所述第一芯板的下表面按照相同阻抗设计参数制作间隔布置的第一参考阻抗线、检测阻抗线和第二参考阻抗线，在所述第一芯板的上表面对应所述第一参考阻抗线的位置设置第一刮铜区域，在所述第一芯板的上表面对应所述检测阻抗线的位置设置第二刮铜区域，之前还包括：

通过阻抗模拟软件进行仿真模拟，以确定所述第一参考阻抗线、检测阻抗线和第二参考阻抗线的阻抗设计参数，使得在所述导电介质发生漏放前后所述第一参考阻抗线、检测阻抗线和第二参考阻抗线的阻抗变化幅值大于阻抗测量设备的理论测量误差。

8.一种PCB，其特征在于，所述PCB按照权利要求1至7中任意一项所述的PCB制作方法制成。

9.一种导电介质的漏放检测方法，其特征在于，应用于权利要求8所述的PCB，所述导电介质的漏放检测方法包括：

利用阻抗测试分析仪对所述第一参考阻抗线、检测阻抗线和第二参考阻抗线进行阻抗测试，以分别获得第一阻抗值、检测阻抗值和第二阻抗值；

计算所述检测阻抗值和第一阻抗值的差值，及所述检测阻抗值和第二阻抗值的差值，依据计算结果判断所述导电介质是否出现漏放现象。

10.如权利要求9所述的导电介质的漏放检测方法，其特征在于，所述计算所述检测阻抗值和第一阻抗值的差值，及所述检测阻抗值和第二阻抗值的差值，依据计算结果判断所述导电介质是否出现漏放现象，具体包括：

若所述检测阻抗值和第二阻抗值的差值小于第一预设阈值，则所述导电介质未出现漏放现象；

若所述检测阻抗值和第一阻抗值的差值小于第二预设阈值，且所述检测阻抗值和第一阻抗值的差值恒大于零，则所述导电介质出现漏放现象。