[发明专利]一种单片正压控制的低插损高隔离度单刀双掷开关芯片

说明书

本发明公开了一种单片正压控制的低插损高隔离度单刀双掷开关芯片，其特征在于，包括晶体管M1～M4，偏置电阻R1～R4，隔直电容C1～C5，电感L1～L5。本发明对传统的正电控制的单级串联‑并联单刀双掷开关结构进行改进，通过在串联射频支路上增加电感，使电感与晶体管寄生电容形成串联谐振以降低插入损耗，通过在并联射频支路增加电感，使电感与并联支路上的隔直电容形成串联谐振以提高隔离度。采用增加电感的方法，可以显著提高隔离度，降低插损，并且结构简单，芯片面积小，集成度高。

技术领域

本发明属于微电子、半导体、通信技术及射频开关领域，涉及一种单片正压控制的低插损高隔离度单刀双掷开关芯片。

背景技术

射频开关是无线通信系统的重要组成部分，具有通断信号以及选择传输通道的功能，广泛应用于微波通信、雷达系统、相控阵、电子战、自动测试设备等众多领域，开关的射频性能对整个无线通信系统有着决定性影响。随着互联网技术的发展，人们对无线通信技术的要求越来越高，无线通信技术也在不断发展。小型化、低成本、高性能逐渐成为射频器件的发展趋势。所以研究单片正压控制的低插损高隔离度单刀双掷开关具有十分重要的价值和现实意义。

由于GaAs赝配高电子迁移率晶体管(pHEMT)开关具有导通损耗低、切换速度快、可靠性高等特点，广泛应用于实际工程中。大部分开关采用串联-并联型结构，可以在相对较宽的工作带宽内保持较低插损，较满意的隔离度。但对于有插损和隔离度要求的系统来说，单级串联-并联结构往往不能满足系统指标要求。

常见的降低开关插损的办法是加大管子尺寸，这种办法可以降低插入损耗，但带来的问题是工作带宽变窄，芯片面积增加。常见的提高开关隔离度的方法是再增加一级串联-并联电路即采用两级串联-并联结构，这种办法可以显著提高隔离度，但带来的问题是开关插入损耗变大，芯片面积增大近一倍，制造成本增加。

发明内容

本发明提供一种单片正压控制的低插损高隔离度单刀双掷开关芯片，通过对传统的正电控制的单级串联-并联型单刀双掷开关结构进行改进，如图1 所示，可以显著提高隔离度，降低插损，并且结构简单，芯片面积小，集成度高。

为了实现上述技术效果，本发明实施例采用如下技术方案：

本发明实施例提供一种单片正压控制的低插损高隔离度单刀双掷开关芯片，包括晶体管M1～M4，偏置电阻R1～R4，隔直电容C1～C5，电感L1～L5；其中，所述晶体管M1的栅端通过偏置电阻R1与第一控制电压端连接；所述晶体管M1的漏端与电感L1一端、晶体管M2的漏端连接，所述电感L1的另一端通过隔直电容C1与射频信号输入端连接；所述晶体管M1的源端与电感L2的一端、晶体管M3的漏端连接，所述电感L2的另一端通过隔直电容 C2与第一信号输出端连接；所述晶体管M3的源端与隔直电容C4一端连接，所述隔直电容C4的另一端通过电感L4接地；所述晶体管M3的栅端通过偏置电阻R3与第二控制电压端连接；所述晶体管M2的栅端通过偏置电阻R2 与第二控制电压端连接；所述晶体管M2的源端与电感L3的一端、晶体管 M4的漏端连接，所述电感L3的另一端通过隔直电容C3与第二信号输出端连接；所述晶体管M4的源端与隔直电容C5的一端连接，所述隔直电容C5 的另一端通过电感L5接地，所述晶体管M4的栅端通过偏置电阻R4与第一控制电压端连接。

在本发明提供的实施例中，进一步地，所述晶体管为：PMOS、NMOS、 pHEMT或LDMOS。所述电感L1～L3采用芯片内部的电感和键合金线，或，芯片内部的电感和金带，或，单独采用键合金线或金带；所述电感L4和L5 采用键合金线或金带。所述电感L1～L5任一个电感均可使用多个并联的电感替换。