[发明专利]一种半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底表面形成凸起结构图案，凸起结构图案包含多个间隔分布的凸起结构；在凸起结构图案及基底表面沉积绝缘膜，且绝缘膜的最低处高于凸起结构图案的最高处；在绝缘膜表面沉积阻挡层；在阻挡层表面沉积金属层，且金属层的上表面为平面；采用化学机械研磨工艺从上至下依次研磨金属层、阻挡层及绝缘膜，直到凸起结构图案的上表面露出。使金属材料填充在绝缘膜上表面的凹陷处，利用金属材料在凹陷处相对坚硬特性，使化学机械研磨工艺在研磨到凸起结构图案的上表面露出时，位于凸起结构图案之间的绝缘膜不被过度研磨，从而避免出现CMP工艺的凹陷现象，提高半导体器件的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制造方法。

背景技术

在诸如Dram(Dynamic Random Access Memory，动态随机存取存储器)等的存储器中，形成栅极图案是形成晶体管图案的必要步骤，即形成栅极图案是开发半导体器件和量产中不可或缺的工艺。栅极图案通常形成在基底上，在形成栅极图案之后，需要在栅极图案中相邻的两根栅极之间形成绝缘膜，将相邻的两根栅极绝缘隔离，以防止栅极之间相互干扰。现有技术中在两根栅极之间形成绝缘膜时，先在栅极图案及基底表面沉积绝缘膜，使绝缘膜填满两根栅极之间的空间；之后直接采用CMP(chemical mechanical polish，化学机械研磨)工艺对高出栅极图案的绝缘膜进行研磨，使栅极图案的上表面露出。由于形成栅极图案之后，栅极图案与基底表面之间会产生阶差(高度差异)；之后在沉积绝缘膜时，沉积绝缘膜之后，也难以消除阶差。后续通过CMP工艺去除阶差，同时使栅极图案的上表面露出。在进行CMP工艺时，栅极图案的密度较小的区域，会产生向下凹陷，从而采用CMP工艺的凹陷现象，影响栅极图案的电学性能。

发明内容

本发明提供了一种半导体器件的制造方法，用以防止出现CMP工艺的凹陷现象，提高半导体器件的电学性能。

本发明提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底表面形成凸起结构图案，其中，凸起结构图案包含多个间隔分布的凸起结构；在凸起结构图案及基底表面沉积绝缘膜，且绝缘膜的最低处高于凸起结构图案的最高处；在绝缘膜表面沉积阻挡层；在阻挡层表面沉积金属层，且金属层的上表面为平面；采用化学机械研磨工艺从上至下依次研磨金属层、阻挡层及绝缘膜，直到凸起结构图案的上表面露出。

在上述的方案中，在凸起结构图案及基底表面沉积绝缘膜之后，还在绝缘膜上沉积阻挡层及金属层，且金属层的上表面形成平面，使金属材料填充在绝缘膜上表面的凹陷处；再采用化学机械研磨工艺从上至下依次研磨金属层、阻挡层及绝缘膜。与现有技术中沉积完绝缘膜后直接研磨的方式相比，本申请的方案在化学机械研磨工艺开始研磨时的面为平面，绝缘膜上表面的凹陷处填充有金属材料，利用金属材料在凹陷处相对坚硬特性，使金属材料移除速率比绝缘膜慢，来防止化学机械研磨之后形成凹陷，达到控制凹陷的目的。从而使化学机械研磨工艺在研磨到凸起结构图案的上表面露出时，位于凸起结构图案之间的绝缘膜不被过度研磨，从而避免出现CMP工艺的凹陷现象，提高半导体器件的电学性能。且还在金属层与绝缘膜之间设置阻挡层，以防止金属层中的粒子渗透到绝缘膜中，从而影响绝缘膜的绝缘性能。

在一个具体的实施方式中，采用化学机械研磨工艺从上至下依次研磨金属层、阻挡层及绝缘膜包括：该化学机械研磨工艺中使用的研磨液对金属层、阻挡层和绝缘膜的研磨去除率差距在10％以内。通过调整研磨液的方式，以保证化学机械研磨金属层、阻挡层及绝缘膜的研磨去除率较为一致。

在一个具体的实施方式中，研磨液粒子的形态为胶体二氧化硅或气相二氧化硅。

在一个具体的实施方式中，凸起结构图案为栅极图案，栅极图案包含多个间隔分布的栅极，以防止在栅极图案之间出现CMP工艺的凹陷现象，提高栅极图案的电学性能。