[发明专利]信号输出电路和延时信号输出电路

权利要求书

1.一种信号输出电路，其特征在于，包括：

第一控制模块，接收第一脉冲信号和输入信号，并输出第一调整信号，所述第一调整信号的第一预设沿相对于所述输入信号的上升沿具有第一延迟，所述第一延迟为所述第一脉冲信号的脉冲周期；

第二控制模块，接收第二脉冲信号和所述输入信号，并输出第二调整信号，所述第二调整信号的第二预设沿相对于所述输入信号的下降沿具有第二延迟，所述第二延迟为所述第二脉冲信号的脉冲周期；

信号输出模块，接收所述第一调整信号和所述第二调整信号，并输出延时输出信号，所述延时输出信号的上升沿基于所述第一调整信号的第一预设沿产生，所述延时输出信号的下降沿基于所述第二调整信号的第二预设沿产生。

2.根据权利要求1所述的信号输出电路，其特征在于，所述第一脉冲信号的脉冲周期和所述第二脉冲信号的脉冲周期相等。

3.根据权利要求1所述的信号输出电路，其特征在于，所述第一脉冲信号的其中一个脉冲与所述输入信号的上升沿对齐，所述第二脉冲信号存在一个脉冲与所述输入信号的下降沿对齐。

4.根据权利要求3所述的信号输出电路，其特征在于，所述第一脉冲信号与所述第二脉冲信号为交错脉冲信号。

5.根据权利要求1所述的信号输出电路，其特征在于，所述信号输出模块包括：

第一接收单元，接收所述第一脉冲信号和所述第一调整信号，并在所述第一调整信号为有效电平期间，生成第一脉冲控制信号，所述第一脉冲控制信号的脉冲相位与所述第一脉冲信号的脉冲相位相同；

第二接收单元，接收所述第二脉冲信号和所述第二调整信号，并在所述第二调整信号为有效电平期间，生成第二脉冲控制信号，所述第二脉冲控制信号的脉冲相位与所述第二脉冲信号的脉冲相位相同；

锁存单元，接收所述第一脉冲控制信号和所述第二脉冲控制信号，并生成所述延时输出信号。

6.根据权利要求5所述的信号输出电路，其特征在于，所述第一接收单元还用于接收第一控制信号，所述第一接收单元用于在所述第一调整信号和所述第一控制信号为有效电平期间，根据所述第一脉冲信号生成所述第一脉冲控制信号。

7.根据权利要求5所述的信号输出电路，其特征在于，所述第一接收单元包括第一接收与非门，所述第一接收与非门包括第一输入端、第二输入端和第一输出端，所述第一输入端用于接收所述第一调整信号，所述第二输入端用于接收所述第一脉冲信号，所述第一输出端用于输出所述第一脉冲控制信号。

8.根据权利要求5所述的信号输出电路，其特征在于，所述第二接收单元还用于接收第二控制信号，所述第二接收单元用于在所述第二调整信号和所述第二控制信号为有效电平期间，根据所述第二脉冲信号生成所述第二脉冲控制信号。

9.根据权利要求5所述的信号输出电路，其特征在于，所述第二接收单元包括第二接收与非门，所述第二接收与非门包括第三输入端、第四输入端和第二输出端，所述第三输入端用于接收所述第二调整信号，所述第四输入端用以接收所述第二脉冲信号，所述第二输出端用于输出所述第二脉冲控制信号。

10.根据权利要求5所述的信号输出电路，其特征在于，所述锁存单元包括：锁存器，所述锁存器包括第五输入端、第六输入端和第三输出端，所述第五输入端用于接收所述第一脉冲控制信号，所述第六输入端用于接收所述第二脉冲控制信号，所述第三输出端用于输出所述延时输出信号。

11.根据权利要求10所述的信号输出电路，其特征在于，所述锁存单元被配置为：

所述第一脉冲控制信号和所述第二脉冲控制信号为不同电平时，所述延时输出信号与所述第二脉冲控制信号为相同电平；

所述第一脉冲控制信号和所述第二脉冲控制信号为高电平时，所述锁存单元保持状态。