[发明专利]基于硬件的相干性检查技术

说明书

本申请案是针对基于硬件的相干性检查技术。具有基于硬件的相干性检查的存储器子系统可包含相干性块，所述相干性块维持相干性锁定且在写入命令的完成之后即刻释放相干性。所述相干性块可执行操作以锁定与所述写入命令相关联的相干性，监视对存储器装置的写入的完成，释放所述相干性锁定，且更新用以监视与所述写入命令相关联的相干性的一或多个记录。相干性命令和相干性状态可通过专用硬件桥提供，例如通过与相干性硬件耦合的零级高速缓冲存储器的桥。

交叉引用

本专利申请案要求由李(Li)在2020年3月4日提交的标题为“基于硬件的相干性检查技术(HARDWARE-BASED COHERENCY CHECKING TECHNIQUES)”的第16/809,036号美国专利申请案的优先权，所述美国专利申请案让与给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域与基于硬件的相干性检查技术相关。

背景技术

一种存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

描述了一种系统。系统可包含多个存储器组件和与所述多个存储器组件以操作方式耦合的处理装置，所述处理装置接收指示所述多个存储器组件的第一逻辑地址的第一命令，识别与第一逻辑地址相关联的第一槽标识，响应于第一命令而锁定与第一槽标识相关联的相干性记录的第一条目，在相干性记录的第一条目经锁定之后接收与相干性记录的第一条目相关联的写入操作完成的指示，且响应于所述指示而释放相干性记录的第一条目。

描述了一种系统。所述系统可包含多个存储器组件和与所述多个存储器组件以操作方式耦合的处理装置，所述处理装置接收指示所述多个存储器组件的第一槽标识的相干性检查命令，确定与第一槽标识相关联的一或多个逻辑地址在相干性记录处锁定，且输出第一槽标识经锁定的指示和与第一槽标识相关联的所述一或多个逻辑地址。

描述了一种方法。所述方法可包含接收指示与存储器子系统控制器耦合的多个存储器组件的第一逻辑地址的第一命令，识别与第一逻辑地址相关联的第一槽标识，响应于第一命令而锁定与第一槽标识相关联的相干性记录的第一条目，在相干性记录的第一条目经锁定之后接收与相干性记录的第一条目相关联的写入操作完成的指示，且响应于所述指示而释放相干性记录的第一条目。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。

图1说明根据本公开的一些实例的包含存储器子系统的计算系统的实例。

图2是根据本公开的一些实例的基于硬件的相干性检查技术的实例方法的流程图。

图3是根据本公开的一些实例的存储器子系统的相干性硬件的实例。

图4是根据本公开的一些实例的具有相干性检查硬件的处理装置的实例。

图5是其中可操作本公开的实例的实例计算机系统的框图。

具体实施方式

本公开的方面是针对基于硬件的相干性检查技术。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。