[发明专利]基于硬件的相干性检查技术

权利要求书

1.一种系统，其包括：

多个存储器组件；以及

处理装置，其与所述多个存储器组件以操作方式耦合，所述处理装置：

接收指示所述多个存储器组件的第一逻辑地址的第一命令；

识别与所述第一逻辑地址相关联的第一槽标识；

响应于所述第一命令而锁定与所述第一槽标识相关联的相干性记录的第一条目；

在所述相干性记录的所述第一条目经锁定之后，接收与所述相干性记录的所述第一条目相关联的写入操作完成的指示；以及

响应于所述指示而释放所述相干性记录的所述第一条目。

2.根据权利要求1所述的系统，其中：

所述处理装置包括接收所述第一命令和所述指示的相干性块、提供所述指示的与所述相干性块耦合的槽缓冲器，以及所述相干性记录，且其中所述处理装置进一步：

在所述相干性记录的所述第一条目经锁定之后且在所述相干性记录的所述第一条目的所述释放之前，在所述相干性块处接收指示与所述第一槽标识相关联的相干性检查的第二命令；以及

从所述相干性块输出所述第一槽标识经锁定的指示和所述第一逻辑地址。

3.根据权利要求2所述的系统，其中：

所述第一槽标识经锁定的所述指示和所述第一逻辑地址提供到位于与所述相干性块和所述处理装置的中央处理单元CPU耦合的零级高速缓冲存储器中的所述相干性块的状态队列。

4.根据权利要求1所述的系统，其进一步包括：

所述处理装置进一步：

在所述相干性记录的所述第一条目释放之后，接收指示与所述第一槽标识相关联的相干性检查的第二命令；以及

输出针对所述第一槽标识的相干性未中的指示，且其中所述相干性未中指示存储于所述多个存储器组件处的数据可用于响应于所述第二命令而提供。

5.根据权利要求4所述的系统，其中：

所述第一槽标识经锁定的所述指示和所述第一逻辑地址提供到位于与所述处理装置的中央处理单元CPU耦合的零级高速缓冲存储器中的相干性块的状态队列。

6.根据权利要求1所述的系统，其中：

所述第一命令在命令队列中接收且与所述多个存储器组件的写入命令相关联。

7.根据权利要求6所述的系统，其中：

所述命令队列位于与所述处理装置的中央处理单元CPU耦合的零级高速缓冲存储器中，且其中所述CPU相对于经由与所述CPU耦合的系统总线的命令传输异步地将所述第一命令写入到所述命令队列。

8.根据权利要求1所述的系统，其中：

所述第一槽标识是由所述处理装置的槽索引块提供的缓冲器槽索引。

9.根据权利要求8所述的系统，其中：

所述第一逻辑地址由所述处理装置的逻辑地址分配块提供，且所述相干性记录维持于所述处理装置的逻辑地址记录存储块中。

10.一种系统，其包括：

多个存储器组件；以及

处理装置，其与所述多个存储器组件以操作方式耦合，所述处理装置：

接收指示所述多个存储器组件的第一槽标识的相干性检查命令；

确定与所述第一槽标识相关联的一或多个逻辑地址在相干性记录处锁定；以及

输出所述第一槽标识经锁定的指示和与所述第一槽标识相关联的所述一或多个逻辑地址。

11.根据权利要求10所述的系统，其进一步包括：

所述处理装置进一步：

在所述处理装置的逻辑地址分配块处识别与所述第一槽标识相关联的所述一或多个逻辑地址。

12.根据权利要求11所述的系统，其中：

所述第一槽标识经锁定的所述指示和相关联的所述一或多个逻辑地址提供到位于与所述处理装置的中央处理单元CPU耦合的零级高速缓冲存储器中的状态队列。