[发明专利]一种NAND阵列的控制方法、控制器、电子设备及存储介质

说明书

本发明公开了一种NAND阵列的控制方法、控制器、电子设备及存储介质，包括以下过程：按应用需求创建配置命令；将配置命令进行命令仲裁；依次解析命令仲裁后的配置命令并创建命令轨，将创建的命令轨进行执行；命令轨执行完成，生成回应表，所述回应表包括配置命令对应的所有命令轨的执行状态，通过中断通知CPU，CPU读取回应表。本发明中CPU面向应用级的配置命令，而NAND闪存的操作序列根据配置命令自动构建命令轨实现，在多通道多片闪存阵列控制时可显著降低CPU的负载率。同时，通过命令轨编号可直接由回应表获取该命令轨的执行状态，可以实现闪存运行状态的准确获取。

技术领域

本发明属于集成电路设计技术领域，具体属于一种NAND阵列的控制方法、控制器、电子设备及存储介质。

背景技术

NAND闪存作为市面上最常见的非易失性存储器，具有存储容量大，编程速度快、单位存储价格低等优点，在业界获得了广泛的应用。数据存储系统通常采用多通道NAND闪存阵列构建，高效的控制器设计是管理大规模NAND闪存阵列的关键点与难点。

NAND闪存具有固有的物理结构，其基本的读写操作单元为页(page)，而擦除操作单元为块(block)，当大量数据进行高速存取时，控制器需要面向多片多通道闪存阵列进行重复的、并发的海量控制。当前主流的控制方法可以划分为面向NAND底层操作与面向自定义命令协议或者两者的有机结合。

CN110209352A发明专利申请提出了一种基于序列码指令的存储器控制方法。该方法面向NAND的底层操作，在控制器中建立指令序列码集，指令码序列集包含若干指令序列码，这些序列码定义了NAND闪存的基本操作，当控制器接收到指令信息时，调取相应的序列码完成对目标存储器的操作。该方法可扩展性强，通过指令序列码集定义闪存的基本操作实现对多种类多协议闪存的兼容。但由于面向NAND底层操作管理，包含大量的子操作类型，需要应用软件按照特定的控制序列完成完整的闪存控制，同时在多通道阵列架构下对于CPU的控制负载极高，其控制效率往往不高。

CN102609222B发明专利提出了一种基于命令描述符的闪存控制方法。该方法面向自定义命令协议，定义了由表头、命令操作码、地址操作码、数据操作码构建的命令描述符，应用软件根据用户所需编排命令描述符的步骤，由CPU将其加载至描述符缓存，流程控制模块负责命令解析。该方法的目的在于精简支持指令，降低CPU的负载与硬件译码电路的面积。但该方法仍需应用软件按照特定的序列编排命令描述符的步骤，对CPU的负载降低有限，且对自定义命令协议的执行状态未准确定义，难以获取精确到页(page)的闪存准确运行状态。

发明内容

为了解决现有技术中存在的问题，本发明提供一种NAND阵列的控制方法、控制器、电子设备及存储介质，解决目前NAND闪存的控制方法中对CPU的控制负载较高，控制效率不高且难以准确获取闪存运行状态的问题，

为实现上述目的，本发明提供如下技术方案：一种NAND阵列的控制方法，包括以下过程：

按应用需求创建配置命令；

将配置命令进行命令仲裁；

依次解析命令仲裁后的配置命令并创建命令轨，将创建的命令轨进行执行；

命令轨执行完成，生成回应表，所述回应表包括配置命令对应的所有命令轨的执行状态，通过中断通知CPU，CPU读取回应表。

进一步的，将配置命令进行命令仲裁包括：

将配置命令分别下发至多个命令缓存，然后将命令缓存进行命令仲裁。

进一步的，所述命令缓存进行命令仲裁，通过轮转优先级算法选取命令缓存。

进一步的，依次解析命令仲裁后的配置命令并创建命令轨，将创建的命令轨进行执行包括：