[发明专利]记忆体阵列与记忆体系统

权利要求书

1.一种记忆体阵列，其特征在于，包含：

一第一记忆体单元组及一第二记忆体单元组，每一该些记忆体单元组延伸而越过该记忆体阵列的多个层，每一该些层包含该第一记忆体单元组的一记忆体单元及该第二记忆体单元组的一记忆体单元；

一第一开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至一第一记忆体单元子集的多个第一电极；以及

一第二电极；

一第二开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至一第二记忆体单元子集的多个第一电极；以及

一第二电极；以及

一第三开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至一第一全域位元线；以及

一第二电极，连接至该第一开关群的该些第二电极以及该第二开关群的该些第二电极。

2.根据权利要求1所述的记忆体阵列，其特征在于，还包含：

一第四开关群，包含多个开关，每一该些开关包含：

一第一电极；以及

一第二电极，连接至一第一全域选择线；以及

一第五开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至该第四开关群的该些开关的该些第一电极；以及

一第二电极，连接至该第一记忆体单元子集的多个第二电极。

3.根据权利要求1所述的记忆体阵列，其特征在于，

该第一记忆体单元子集的该些第二电极是连接至一第一区域选择线；以及

该第二记忆体单元子集的该些第二电极是连接至一第二区域选择线。

4.根据权利要求1所述的记忆体阵列，其特征在于，

该第一开关群的每一该些开关的每一栅极电极是连接至多个开关控制线中的一各别开关控制线；

该第二开关群的每一该些开关的每一栅极电极是连接至该些开关控制线中的一各别开关控制线；以及

该第三开关群的每一该些开关的每一栅极电极是连接至该些开关控制线中的一各别开关控制线。

5.一种记忆体阵列，其特征在于，包含：

一第一记忆体单元组及一第二记忆体单元组，每一该些记忆体单元组延伸而越过该记忆体阵列的多个层，每一该些层包含该第一记忆体单元组的一记忆体单元及该第二记忆体单元组的一记忆体单元；

一第一开关群，包含多个开关，每一该些开关包含：

一第一电极；以及

一第二电极，连接至一全域选择线；

一第二开关群，包含多个开关，每一该些开关包含：

一第一电极；以及

一第二电极，连接至该全域选择线；

一第三开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至该第一开关群的该第一电极；以及

一第二电极，连接至一第一记忆体单元子集的多个第一电极；以及一第四开关群，包含多个开关，每一该些开关包含：

一第一电极，连接至该第二开关群的该第一电极；以及

一第二电极，连接至一第二记忆体单元子集的多个第一电极。

6.根据权利要求5所述的记忆体阵列，其特征在于，

该第一记忆体单元子集的多个第二电极是连接至一全域位元线；以及

该第二记忆体单元子集的多个第二电极是连接至该全域位元线。

7.根据权利要求5所述的记忆体阵列，其特征在于，

该第一开关群的每一该些开关的每一栅极电极是连接至多个开关控制线中的一各别开关控制线；

该第二开关群的每一该些开关的每一栅极电极是连接至该些开关控制线中的一各别开关控制线；

该第三开关群的每一该些开关的每一栅极电极是连接至该些开关控制线中的一各别开关控制线；以及

该第四开关群的每一该些开关的每一栅极电极是连接至该些开关控制线中的一各别开关控制线。