[发明专利]沟槽栅半导体器件及其制造方法在审
| 申请号： | 202110159701.X | 申请日： | 2021-02-05 |
| 公开（公告）号： | CN112701163A | 公开（公告）日： | 2021-04-23 |
| 发明（设计）人： | 李昊 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/739;H01L29/06;H01L21/336;H01L21/331 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 半导体器件 及其 制造 方法 | ||
1.一种沟槽栅半导体器件，其特征在于，包括：
在第一导电类型掺杂的第一外延层中形成有第二导电类型掺杂的体区，所述体区从所述第一外延层的顶部表面向下延伸；
沟槽栅包括栅极沟槽、栅介质层和栅极导电材料层；
所述栅极沟槽穿过所述体区，所述栅极沟槽的顶部表面和所述第一外延层的顶部表面相平；
所述栅介质层形成在所述栅极沟槽的内侧表面，所述栅极导电材料层将所述栅极沟槽的底部区域完全填充，所述栅极导电材料层的顶部表面低于所述第一外延层的顶部表面且所述栅极沟槽的顶部区域为位于所述栅极导电材料层的顶部表面到所述第一外延层的顶部表面之间的区域；
第一导电类型重掺杂的源区形成在所述栅极沟槽的顶部区域的侧面的所述第一外延层中，所述源区通过带角度离子注入自对准形成；
在所述栅极沟槽的顶部区域中的所述栅极导电材料层的表面形成有顶部介质层，所述顶部介质层的侧面覆盖所述源区的部分厚度；所述源区在所述顶部介质层顶部的所述栅极沟槽的侧面露出；
源接触孔的底部自对准形成在所述顶部介质层顶部的所述栅极沟槽中，所述源区和所述源接触孔侧面接触实现所述源区引出；
所述源接触孔和所述栅极导电材料层之间隔离结构为由所述顶部介质层组成的纵向隔离结构，所述源接触孔和所述栅极导电材料层之间的隔离距离由所述顶部介质层的厚度确定。
2.如权利要求1所述的沟槽栅半导体器件，其特征在于：在所述体区和所述源区的表面形成第二导电类型重掺杂的体引出区，所述体引出区的结深小于所述源区的结深；
在所述体区的顶部形成有体接触孔。
3.如权利要求2所述的沟槽栅半导体器件，其特征在于：所述体接触孔穿过层间膜，所述源接触孔的顶部和所述体接触孔合并在一起并连接到由正面金属层组成的源极。
4.如权利要求1所述的沟槽栅半导体器件，其特征在于：沟槽栅半导体器件为沟槽栅MOSFET，在所述第一外延层底部形成有由第一导电类型重掺杂区组成的漏区。
5.如权利要求1所述的沟槽栅半导体器件，其特征在于：沟槽栅半导体器件为沟槽栅IGBT，在所述第一外延层底部形成有由第二导电类型重掺杂区组成的集电区。
6.如权利要求1所述的沟槽栅半导体器件，其特征在于：所述第一外延层中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排列而成。
7.如权利要求6所述的沟槽栅半导体器件，其特征在于：所述第一导电类型柱由位于所述第二导电类型柱之间的所述第一外延层组成；所述第二导电类型柱由第二导电类型离子注入区组成或者由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
8.如权利要求1所述的沟槽栅半导体器件，其特征在于：所述栅介质层包括栅氧化层；所述栅极导电材料层包括多晶硅栅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110159701.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：米汉堡合饼机
- 下一篇：一种新型草坪停车装置
- 同类专利
- 专利分类
