[发明专利]一种二次蚀刻印制电路板的制作方法

说明书

本发明公开了一种二次蚀刻印制电路板制作方法，包含以下步骤：开料、钻孔、沉铜、外层图形、图形电镀、蚀刻、二次外层图形、二次蚀刻、并使用现有技术制作外层线路图形之后的流程；再以现有技术制作阻焊、字符、表面处理、成型、测试、FQC；在外层图形线路的位置做铺铜处理，铺的铜皮用于分散外层孤立图形位置在图形电镀中的电流，解决了因外层孤立图形在图形电镀中因电流密度分布高导致的镀铜上铜速率快，造成的夹膜而导致的短路问题，解决了因外层孤立图形在图形电镀中因电流密度分布高导致的镀锡上锡速率快、锡致密性不良，造成的烧锡而导致的开路问题，最终实现了印制电路板的良率提高，减少了板材的浪费，降低了生产成本。

技术领域

本发明涉及到印制电路板涉及领域，尤其涉及到一种二次蚀刻印制电路板制作方法。

背景技术

印制电路板是电子工业的重要部件之一，几乎所有电子设备都需要使用到，小到电子手表、手机，大到通信电子设备、飞机控制系统，印制电路板作为电子设备不可或缺的元件，是电流、信号的传输载体，在电子设备中起着举足轻重的作用，因此对印制电路板提出更高的要求。在传统的印制电路板制作工艺下，一些外层线路孤立的印制电路板在制作过程中经常出现开路、短路现象，这些缺陷可通过AOI光学检查检验出来，主要是因为图形过于孤立，外层孤立图形在图形电镀中因电流密度分布高导致的镀铜上铜速率快，造成的夹膜而导致短路问题，外层孤立图形在图形电镀中因电流密度分布高导致的镀锡上锡速率快、锡致密性不良，导致烧锡所造成的开路问题，严重影响了印制电路板的良率，不良品增多，严重影响印制电路板的制造成本。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明旨在解决现有技术中存在的技术问题。为此，本发明提供一种二次蚀刻印制电路板制作方法，能够解决印制电路板外层线路图形孤立导致的图形电镀中烧锡、夹膜导致的开路、短路问题，提高了印制电路板的良率。

为解决上述问题，本发明提供的技术方案如下：一种二次蚀刻印制电路板的制作方法，包括以下步骤：

S1、开料：将覆铜板裁切成适合加工的生产尺寸芯板；

S2、钻孔：钻通孔；

S3、沉铜：所述沉铜为孔壁沉铜，面铜加厚；

S4、外层图形：通过曝光显影制作出外层干膜图形；

S5、图形电镀：通过外层干膜图形后的线路图形及通孔内先电镀上一层铜，再电镀上一层锡，干膜的位置会形成抗镀层； 以一定的电流、时间将显影后露出铜的线路图形及孔内位置；

S6、蚀刻：将铜面上的抗镀层去掉，露出抗镀层下面的铜面，通过蚀刻生产出线路图形，所述线路图形上面保留有锡，然后通过化学退锡，将锡去除，形成外层线路图形；

S7、二次外层图形：二次覆盖感光干膜，同时进行二次曝光、显影，将外层图形中空旷区铺的铜皮显影出来，其余位置全部干膜覆盖；

S8、二次蚀刻：将空旷区铜皮蚀刻，将露出的铜面蚀刻掉，然后出去感光干膜；

S9、再以现有技术制作阻焊、字符、表面处理、成型、测试、FQC。

优选的技术方案，还包括外层图形孤立铜点设置，所述外层图形孤立铜点设置是指线路图形中的铜线或者孔环等线路图形单侧50mm内没铜存在的线路图形。

优选的技术方案，还包括所述外层图形的空旷区设置，在所述空旷区做铺铜设计，铺铜距线路图形2-4mm。

优选的技术方案，二次外层图形中空旷区开窗比铺的铜皮整体大0.2-0.4mm，其余位置做整体覆盖，干膜整体覆盖比线路图形大2-3.5mm。

优选的技术方案，二次外层图形中线路部分干膜覆盖，所述干膜比线路单边大0.025-0.05mm。

优选的技术方案， 在所述二次外层图形中，还包括压膜后空压，所述压膜后空压速度控制在1-2m/min。