[发明专利]三维半导体存储器件

说明书

一种三维(3D)半导体存储器件，包括：第一单元堆叠，沿第一方向和第二方向布置；第二单元堆叠，设置在所述第一单元堆叠上并且沿所述第一方向和所述第二方向布置；第一导电线，沿所述第一方向延伸并且被设置在衬底与所述第一单元堆叠之间；公共导电线，沿所述第二方向延伸并且被设置在所述第一单元堆叠与所述第二单元堆叠之间；蚀刻停止图案，沿所述第二方向延伸并且被设置在所述第一单元堆叠的顶表面与所述公共导电线之间；第二导电线，沿所述第一方向延伸并且被设置在所述第二单元堆叠上；以及覆盖图案，覆盖所述公共导电线的侧壁和所述蚀刻停止图案的侧壁，其中，每条所述公共导电线的第二厚度大于每条所述第一导电线的第一厚度。

相关申请的交叉引用

该专利申请要求于2020年4月6日在韩国知识产权局提交的韩国专利申请No.10-2020-0041777的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思的示例性实施例涉及三维(3D)半导体存储器件，更具体地，涉及包括可变电阻存储单元的3D半导体存储器件。

背景技术

已经研究了具有非易失性特性而无需刷新操作的下一代存储器件，以提供高容量和低功耗的存储器件。在动态随机存取存储器(DRAM)芯片中，存储器刷新可能涉及将电容器上的电荷恢复到其原始水平。下一代存储器件可能需要具有像DRAM器件一样的高集成度、像闪存器件一样的非易失性特性以及像静态随机存取存储器(SRAM)器件一样的高速度。

近来，已经研发了下一代半导体存储器件(例如，铁电随机存取存储器(FRAM)器件、磁性随机存取存储器(MRAM)器件和相变随机存取存储器(PRAM)器件)以提供高性能和低功耗的半导体存储器件。这些下一代半导体存储器件的材料可以具有根据施加到其上的电流或电压而改变的电阻值，并且即使在电流或电压被中断时也可以保持其电阻值。例如，FRAM可以采用铁电层而不是介电层来实现非易失性，并且PRAM存储单元可以在低电阻晶态和高电阻非晶态之间切换。

另外，由于需要提高半导体器件的集成密度，因此已经研发了包括三维布置的存储单元的3D半导体存储器件。

发明内容

根据本发明构思的示例性实施例，提供一种三维(3D)半导体存储器件，包括：第一单元堆叠，所述第一单元堆叠沿第一方向和第二方向布置，所述第一方向和所述第二方向与衬底的顶表面平行并且彼此相交；第二单元堆叠，所述第二单元堆叠设置在所述第一单元堆叠上并且沿所述第一方向和所述第二方向布置；第一导电线，所述第一导电线沿所述第一方向延伸并且被设置在所述衬底与所述第一单元堆叠之间；公共导电线，所述公共导电线沿所述第二方向延伸并且被设置在所述第一单元堆叠与所述第二单元堆叠之间；蚀刻停止图案，所述蚀刻停止图案沿所述第二方向延伸并且被设置在所述第一单元堆叠的顶表面与所述公共导电线之间，所述蚀刻停止图案包括导电材料；第二导电线，所述第二导电线沿所述第一方向延伸并且被设置在所述第二单元堆叠上；以及覆盖图案，所述覆盖图案覆盖所述公共导电线的侧壁和所述蚀刻停止图案的侧壁，其中，每条所述公共导电线的第二厚度大于每条所述第一导电线的第一厚度。

根据本发明构思的示例性实施例，提供一种3D半导体存储器件，包括：第一导电线，所述第一导电线沿平行于衬底的顶表面的第一方向延伸；第一单元堆叠，所述第一单元堆叠位于所述第一导电线上；第一填充绝缘图案，所述第一填充绝缘图案位于所述第一单元堆叠之间；公共导电线，所述公共导电线在每个所述第一单元堆叠上沿与所述第一方向相交的第二方向延伸；蚀刻停止图案，所述蚀刻停止图案设置在所述公共导电线与每个所述第一单元堆叠之间，并且由导电材料形成；第二单元堆叠，所述第二单元堆叠位于所述公共导电线上；第二填充绝缘图案，所述第二填充绝缘图案覆盖所述公共导电线的侧壁和所述蚀刻停止图案的侧壁；覆盖图案，所述覆盖图案设置在所述公共导电线的侧壁与所述第二填充绝缘图案之间以及所述蚀刻停止图案的侧壁与所述第二填充绝缘图案之间；以及第二导电线，所述第二导电线在每个所述第二单元堆叠上沿所述第一方向延伸，其中，所述公共导电线的第二厚度大于所述第一导电线的第一厚度。