[发明专利]一种低空洞率的倒装LED芯片及其制备方法

说明书

本发明公开了一种低空洞率的倒装LED芯片及其制备方法，所述倒装LED芯片包括衬底、设于衬底上的发光结构、设于发光结构上的电极，还包括设于电极上的焊接层、以及设于焊接层上的点测接触层；所述焊接层的材料选用Au和Sn，Au和Sn的质量百分比为(15％～30％)：(70％～85％)；其中，所述焊接层为叠层结构，包括多层Sn/Au叠层；或者，所述焊接层为叠层结构，包括多层Sn/AuSn叠层；或者，所述焊接层为叠层结构，包括多层Au_xSn_1‑x层，每层Au_xSn_1‑x中Au和Sn的比例不同。本发明的倒装LED芯片，空洞率低，良率高。

技术领域

本发明涉及发光二极管技术领域，尤其涉及一种低空洞率的倒装LED芯片及其制备方法。

背景技术

倒装LED芯片凭借其具有良好的散热性能、电流分布均匀、高可靠性、高光效等突出特点，被广泛地应用于车用照明、家用照明、背光显示等领域。

倒装LED芯片在封装应用时普遍使用AuSn共晶焊接技术，无需打线固晶，大大降低了封装时间与成本；但是其对共晶焊接工艺要求较高，对封装基板的选择、平整度、制作工艺的要求也很高，同时也对AuSn共晶焊接的焊料层金属制备工艺提出了更高的要求。

此外，倒装LED芯片使用AuSn共晶焊接技术焊接在封装基板上，会产生较高的空洞率(不良率)，空洞率是指芯片焊盘电极金属与封装基板之间的焊接粘附效果，通过X-Ray扫描焊接粘附区域，若全部显示黑色，则焊接粘附效果好，空洞率小，良率高；若焊接粘附区域的局部区域表现为白色(如图1所示)，则对应产生空洞情况，白色的区域越多，空洞率越高，良率越低；其中，空洞率等于白色区域与焊接粘附总区域的比例。

其中，空洞率不仅受芯片焊盘电极金属及其工艺的影响，也受封装工艺的影响。一般各封装厂家对芯片的空洞率控制在15％以下，视为合格。

发明内容

本发明所要解决的技术问题在于，提供一种低空洞率的倒装LED芯片，其空洞率低，良率高。

本发明所还要解决的技术问题在于，提供一种低空洞率的倒装LED芯片的制备方法，制备方法简单，且能制得空洞率低、良率高的倒装LED芯片。

为了解决上述技术问题，本发明提供了一种低空洞率的倒装LED芯片，包括衬底、设于衬底上的发光结构、设于发光结构上的电极，还包括设于电极上的焊接层、以及设于焊接层上的点测接触层；所述焊接层的材料选用Au和Sn，Au和Sn的质量百分比为(15％～30％)：(70％～85％)；其中，

所述焊接层为叠层结构，包括多层Sn/Au叠层；或者，

所述焊接层为叠层结构，包括多层Sn/AuSn叠层；或者，

所述焊接层为叠层结构，包括多层Au_xSn_1-x层，每层Au_xSn_1-x中Au和Sn的比例不同。

作为上述方案的改进，Sn/Au叠层中，Sn的厚度为a₁，Au的厚度为b₁，其中，a1：b1＝(15～30)：(70～85)。

作为上述方案的改进，Sn/AuSn叠层中，Sn的厚度为a₂，AuSn的厚度为b₂，其中，a2：b2＝(10～25)：(75～90)；

Sn/AuSn叠层中Sn的厚度为0.15～0.35μm，AuSn的厚度为1.05～1.55μm。

作为上述方案的改进，AuSn中Au和Sn的质量百分比为(75％～82％)：(18％～25％)。