[发明专利]存储器内处理器件

说明书

一种存储器内处理(PIM)器件包括第一组储存区域、第二组储存区域和多个乘法/累加(MAC)运算器。MAC运算器被配置为经由全局数据输入/输出(GIO)线与第一组储存区域和第二组储存区域进行通信。与第一组储存区域中的一个储存区域相对应的第一储存区域、与第二组储存区域中的一个储存区域相对应的第二储存区域以及与多个MAC运算器中的一个MAC运算器相对应的第一MAC运算器构成一个MAC单元。第一MAC运算器被配置为经由GIO线分别从第一储存区域和第二储存区域接收第一数据和第二数据，以对第一数据和第二数据执行MAC算术运算并且输出MAC算术运算的结果。

相关申请的交叉引用

本申请要求2020年1月7日提交的申请号为62/958223的美国临时专利申请和2020年1月17日提交的申请号为10-2020-0006902的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的各种实施例涉及存储器内处理(PIM，processing-in-memory)器件，并且更具体地，涉及执行确定性算术运算的PIM器件。

背景技术

近来，不仅在信息技术行业而且在金融和医疗行业中，对人工智能(AI)的兴趣也在增加。因此，在各个领域中，都考虑并原型化了人工智能，更确切地说是引入了深度学习。引起广泛关注的一个原因可能是由于执行算术运算的处理器性能提高。为了提高人工智能的性能，可能有必要增加构成人工智能的神经网络的层数以训练人工智能。近年来，这种趋势一直持续，这导致硬件实际执行计算所需的计算量呈指数增长。此外，如果人工智能采用包括彼此分开的存储器和处理器的通用硬件系统，则由于存储器与处理器之间的数据通信量的限制，人工智能的性能可能会降低。为了解决该问题，已经将其中处理器和存储器集成在一个半导体芯片中的PIM器件用作神经网络计算器件。因为PIM器件直接在PIM器件中执行算术运算，所以可以提高神经网络中的数据处理速度。

发明内容

根据本公开的实施例的存储器内处理(PIM)器件包括多个储存区域和多个乘法/累加(MAC)运算器。多个储存区域被配置为包括第一组储存区域和第二组储存区域。多个MAC运算器被配置为经由全局数据输入/输出(GIO)线与第一组储存区域和第二组储存区域进行通信。与第一组储存区域中的一个储存区域相对应的第一储存区域、与第二组储存区域中的一个储存区域相对应的第二储存区域以及与多个MAC运算器中的一个MAC运算器相对应的第一MAC运算器构成一个MAC单元。第一MAC运算器被配置为经由GIO线分别从第一储存区域和第二储存区域接收第一数据和第二数据，以对第一数据和第二数据执行MAC算术运算并且输出MAC算术运算的结果。

根据本公开的实施例的存储器内处理(PIM)器件包括多个储存区域和多个乘法/累加(MAC)运算器。多个储存区域被配置为包括第一组储存区域和第二组储存区域。多个MAC运算器被配置为经由第一存储体输入/输出(BIO)线与第一组储存区域进行通信，并且被配置为经由第二BIO线与第二组储存区域进行通信。与第一组储存区域中的一个储存区域相对应的第一储存区域、与第二组储存区域中的一个储存区域相对应的第二储存区域以及与多个MAC运算器中的一个MAC运算器相对应的第一MAC运算器构成一个MAC单元。第一MAC运算器被配置为经由第一BIO线从第一储存区域接收第一数据，并经由第二BIO线从第二储存区域接收第二数据，并且第一MAC运算器被配置为对第一数据和第二数据执行MAC算术运算，以输出MAC算术运算的结果。

根据本公开的实施例的存储器内处理(PIM)器件包括：多个储存区域、全局缓冲器和多个乘法/累加(MAC)运算器。多个MAC运算器被配置为经由存储体输入/输出(BIO)线与多个储存区域进行通信，并且被配置为经由全局输入/输出(GIO)线与全局缓冲器进行通信。多个储存区域中的第一储存区域和多个MAC运算器中的第一MAC运算器构成一个MAC单元。第一MAC运算器被配置为经由BIO线从第一储存区域接收第一数据，并经由GIO线从全局缓冲器接收第二数据，并且第一MAC运算器被配置为对第一数据和第二数据执行MAC算术运算以输出MAC算术运算的结果。