[发明专利]用于异构存储器系统的信令

说明书

一种存储器控制器通过异构存储器通道与非易失性存储类存储器(SCM)模块对接，并且包括用于接收存储器访问命令的命令队列。存储器接口队列耦合到命令队列以保存导出命令。非易失性命令队列耦合到命令队列以用于存储置于存储器接口队列中的非易失性读取命令。仲裁器从命令队列中选择条目，并将它们置于存储器接口队列中以在异构存储器通道上传输。控制电路耦合到异构存储器通道以用于从非易失性SCM模块接收就绪响应，所述就绪响应指示响应数据可用于非易失性读取命令，并且响应于接收到就绪响应，导致发送命令被置于存储器接口队列中以用于命令非易失性SCM模块发送响应数据。

背景技术

计算机系统通常将廉价且高密度的动态随机存取存储器(DRAM)芯片用于主存储器。现今销售的大部分DRAM芯片与由电子装置工程联合委员会(JEDEC)颁布的各种双倍数据速率(DDR)DRAM标准兼容。DDR存储器控制器用于根据已发布的DDR标准管理各种存储器访问代理与DDR DRAM之间的接口。

具有持久性存储装置的非易失性双列直插式存储器模块(“NVDIMM-P”)是可以用于代替标准DDR DIMM但是包括持久性存储器的一种存储类存储器。然而，这些存储器具有非确定性访问延时，并且可能具有可能会暂时延迟对非易失性存储器的访问的板载介质管理活动，因此这些存储器需要握手协议来就来自NVDIMM-P的数据的可用性通知主机控制器。JEDEC正在开发一种事务协议以减轻这种非确定性对性能的影响，以提供启用乱序事务和堆栈命令的能力。

附图说明

图1以框图形式示出了现有技术中已知的加速处理单元(APU)和存储器系统；

图2以框图形式示出了根据一些实施方案的适用于在类似于图1的APU中使用的存储器控制器；

图3以框图形式示出了根据一些实施方案的一对存储器通道和一个APU；

图4以图形形式示出了根据一些实施方案的处置存储器访问命令的过程；

图5以图形形式示出了图4的过程的其他部分；

图6以图形形式示出了图4和图5的过程的又其他部分；

图7是根据一些实施方案的用于处置存储器访问请求的过程的流程图。

在以下描述中，不同附图中使用的相同的附图标记来指示类似或相同的项目。除非另外指出，否则词语“耦合”及其相关动词形式包括直接连接和通过本领域中已知的装置进行的间接电气连接这两者，并且除非另外指出，否则对直接连接的任何描述也意味着使用适当形式的间接电气连接的替代实施方案。

具体实施方式

存储器控制器与至少一个非易失性存储类存储器(SCM)模块对接。存储器控制器包括命令队列、存储器接口队列、非易失性命令队列(NV队列)、仲裁器和控制电路。命令队列具有用于接收包括易失性存储器读取、易失性存储器写入、非易失性存储器读取和非易失性存储器写入的存储器访问命令的第一输入以及输出，并且具有多个条目。存储器接口队列具有耦合到命令队列的输出的输入，以及用于耦合到异构存储器通道的输出，所述异构存储器通道耦合到至少一个非易失性SCM模块。NV队列耦合到命令队列的输出以用于存储置于存储器接口队列中的非易失性读取命令。仲裁器耦合到命令队列以用于从命令队列中选择条目，并将它们置于存储器接口队列中从而使它们在异构存储器通道上传输。控制电路适于耦合到异构存储器通道以用于从非易失性SCM模块接收就绪响应，所述就绪响应指示响应数据可用于非易失性读取命令中的相关联非易失性读取命令，并且作为响应，导致发送命令被置于存储器接口队列中以用于命令非易失性SCM模块发送响应数据。