[发明专利]蚀刻包括薄表面层的基板以改善所述层的厚度均匀性的方法

说明书

本发明涉及一种对基板(1)的薄层(11)的主表面(1a)进行蚀刻的方法，该方法包括：将基板(1)浸入蚀刻槽中，以便将主表面(1a)暴露于蚀刻剂，基板(1)按照如下方式相对于槽(100)定向，以补偿薄层(11)的厚度非均匀性：‑当基板(1)被引入到槽(100)中时，主表面(1a)按照引入速度从初始引入点(PII)逐渐浸入到最终引入点(PFI)，并且‑当基板(1)从槽(100)退出时，主表面(1a)按照退出速度从初始退出点(PIS)逐渐显现到最终退出点(PFS)，该方法的特征在于：‑按照根据初始引入点(PII)与最终引入点(PFI)之间的第一非均匀剖面蚀刻主表面(1a)的方式来选择引入速度，和/或‑按照根据初始退出点(PIS)与最终退出点(PFS)之间的第二非均匀剖面蚀刻主表面(1a)的方式来选择退出速度。

技术领域

本发明涉及微电子学、光电子学、光子学等领域。具体地，本发明涉及使用化学槽多晶片清洁器蚀刻基板的方法；本发明特别适用于包括非常薄的硅表面层的SOI(“绝缘体上硅”)基板。

背景技术

越来越多的基于SOI基板的应用要求硅表面薄层(其旨在容纳部件或作为它们的支承件)的厚度具有非常高的均匀性。例如，在数字应用中，FDSOI(“全耗尽型SOI”)基板的薄层必须表现出非常低的厚度变化，因为这些变化影响在所述薄层上产生的晶体管的阈值电压。在光子学应用中，滤波器或调制器器件的性能也严重受到SOI基板的薄层厚度的非均匀性的影响。

因此，厚度和均匀性方面的规格变得非常苛刻：对于厚度通常小于50nm的层，期望晶片内(WiW)和晶片到晶片(WtW)的非均匀性小于几埃，通常小于4埃。这种均匀性难以实现，因为生产SOI基板中的连续步骤使得薄层的非均匀性的贡献因素累积。

一种已知的用于校正薄层厚度非均匀性的解决方案是使用例如在文献US20140234992中描述的等离子体蚀刻方法或者使用具体在文献WO2013003745中描述的簇离子束蚀刻方法对所述层进行局部蚀刻。然而，这种类型的解决方案具有如下缺点：对薄层表面的蚀刻产生了易于引起电气问题并因此必须被移除的非晶硅表面区域。非晶区域的移除导致表面粗糙度的增加，这不利地影响在薄层上制造的器件的性能。

文献WO2004015759提出了一种实现局部牺牲热氧化的另选方案，其局部地消耗薄层的更大或更小的厚度以便校正该薄层的厚度非均匀性。这种方法的缺点是局部温度梯度不容易引入硅层中：因此，非均匀性校正的分辨率可能受到限制。

发明目的

本发明涉及现有技术解决方案的另选解决方案，并且旨在完全或部分地克服上述缺点。具体地，本发明涉及一种制备薄层的方法，其目的是实现所述层的改进的厚度均匀性，该方法的实施是直接的且可重复的。可以有利地实施这种制备方法以产生具有非常薄的硅表面层的SOI结构。

发明内容

本发明涉及一种对包括表面薄层的基板的主表面进行蚀刻的方法，所述主表面对应于所述薄层的自由面，所述方法包括以下步骤：将所述基板浸入蚀刻槽中，以便将所述主表面暴露于蚀刻剂，所述基板按照如下方式相对于所述槽定向，以补偿所述薄层的厚度的非均匀性：

-当所述基板被引入到所述槽中时，所述主表面按照引入速度从初始引入点逐渐浸入到最终引入点，并且

-当所述基板从所述槽移除时，所述主表面按照移除速度从初始移除点逐渐显现到最终移除点，

所述方法的特征在于：

-按照根据所述初始引入点与所述最终引入点之间的第一非均匀剖面蚀刻所述主表面的方式来选择所述引入速度，和/或

-按照根据所述初始移除点与所述最终移除点之间的第二非均匀剖面蚀刻所述主表面的方式来选择所述移除速度。

根据本发明的单独的或以任何技术上可行的组合的其它有利和非限制性特征：