[发明专利]接合的三维存储器器件及其通过用源极层替换承载衬底的制造方法

说明书

本公开提供了一种三维存储器器件，该三维存储器器件包括位于承载衬底上方的绝缘层和导电层的交替堆叠。存储器堆叠结构竖直延伸穿过该交替堆叠。每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜。直通通孔结构竖直延伸穿过与该交替堆叠相邻的介电材料部分。存储器管芯可接合到逻辑管芯，该逻辑管芯包含用于支持该存储器管芯内的存储器单元的操作的外围电路。通过移除该承载衬底来物理地暴露这些竖直半导体沟道中的每个竖直半导体沟道的远侧端部。源极层直接形成在这些竖直半导体沟道中的每个竖直半导体沟道的该远侧端部上。形成背侧接合焊盘或接合线以电连接到该直通通孔结构。

相关申请

本申请要求均于2020年3月25日提交的美国非临时申请第16/829,591号以及美国非临时申请第16/829,667号的优先权权益，这些申请的全部内容以引用方式并入本文。

技术领域

本公开整体涉及半导体器件领域，并且具体地讲，涉及接合的三维存储器器件及其通过用源极层和接触结构替换承载衬底的制造方法。

背景技术

包括每个单元具有一个位的三维竖直NAND串的三维半导体器件在T.Endoh等人的标题为“具有堆叠的围绕栅极晶体管(S-SGT)结构化单元的新型超高密度存储器(NovelUltra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell)”，IEDM Proc.(2001)33-36的文章中公开。用于执行竖直NAND串中的存储器单元的写入、读取和擦除操作的支持电路通常由形成在与三维存储器器件相同的衬底上的互补金属氧化物半导体(CMOS)器件提供。

发明内容

根据本公开的一个方面，提供了一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯。所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；和源极层，所述源极层包含第一导电材料并且电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分。

根据本公开的另一个方面，提供了一种形成半导体结构的方法，所述方法包括：在承载衬底上形成存储器管芯，其中所述存储器管芯包括：存储器堆叠结构，所述存储器堆叠结构竖直延伸穿过绝缘层和导电层的交替堆叠；介电材料部分，所述介电材料部分接触所述交替堆叠的侧壁；和直通通孔结构，所述直通通孔结构竖直延伸穿过所述介电材料部分，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；在移除所述承载衬底之后，物理地暴露所述竖直半导体沟道中的每个竖直半导体沟道的远侧端部和所述直通通孔结构的远侧端部；在所述竖直半导体沟道中的每个竖直半导体沟道的所述远侧端部的半导体材料上直接形成包含第一导电材料的源极层；以及在所述直通通孔结构和所述介电材料部分上直接形成包含与所述第一导电材料不同的第二导电材料的连接焊盘，其中所述连接焊盘与所述源极层电隔离。

根据本公开的又一个方面，提供了一种半导体结构，所述半导体结构包括接合到逻辑管芯的存储器管芯。所述存储器管芯包括：绝缘层和导电层的交替堆叠；存储器堆叠结构，所述存储器堆叠结构延伸穿过所述交替堆叠，其中所述存储器堆叠结构中的每个存储器堆叠结构包括相应的竖直半导体沟道和相应的存储器膜；介电材料部分，所述介电材料部分与所述交替堆叠的侧壁接触；源极层，所述源极层包含导电材料的第一部分并且电连接到所述竖直半导体沟道的远离所述逻辑管芯与所述存储器管芯之间的界面的端部部分；直通通孔结构，所述直通通孔结构具有大于所述交替堆叠的竖直厚度的竖直范围并且竖直延伸穿过所述介电材料部分；和连接焊盘，所述连接焊盘包含所述导电材料的第二部分、接触所述直通通孔结构的远侧表面并且与所述源极层电隔离。