[发明专利]用于铜凸块电沉积的包含流平剂的组合物

说明书

本发明提供一种包含铜离子和至少一种包含聚亚烷基亚胺骨架的添加剂的组合物，该聚亚烷基亚胺骨架包含N‑氢原子，其中(a)该聚亚烷基亚胺骨架的质量平均分子量M_W为600g/mol至100000g/mol；(b)N‑氢原子各自经包含氧乙烯和C₃‑C₆氧化烯单元的聚氧化烯基取代；和(c)在聚亚烷基亚胺中聚氧化烯基中的氧化烯单元的平均数为每个N‑氢原子大于10个至小于30个。

发明背景

本发明涉及一种包含聚乙烯亚胺流平剂的铜电镀组合物、其用途和用于铜凸块电沉积的方法。

凸块在具有集成电路如LSI的晶片的表面上形成。这些凸块构成集成电路的互连件的一部分且充当用于连接至外部封装基板(或电路基板)的电路的端子。凸块通常沿着半导体芯片(chip)(或芯片(die))的周边设置，且根据线接合方法通过金线或根据TAB方法通过导线连接至外部电路。

随着近来半导体器件向较高集成度和较高密度发展，用于连接至外部电路的凸块数越来越多，产生在半导体芯片的表面的整个区域上形成凸块的必要性。此外，需要较短互连间距导致使用了一种涉及将半导体芯片表面上形成大量凸块的半导体芯片倒装且将凸块直接连接至电路基板的方法(倒装法)。

电镀广泛用作形成凸块的方法。在具有集成电路的晶片的表面上形成凸块的方法为半导体器件的最终制造阶段中的最重要方法之一。就此而言，应注意，集成电路通过多个制造方法在晶片上形成。因此，对于在已通过所有前述方法的晶片上进行的凸块形成方法要求极高的可靠性。随着半导体芯片向小型化发展，用于连接至外部电路的凸块数越来越多且凸块本身的尺寸变得较小。因此，存在提高半导体芯片与电路基板如封装基板的粘结的定位精度的需要。此外，在凸块熔融且固化的粘结方法中产生无缺陷的强烈需求。

通常，铜凸块形成于电连接至集成电路的晶片的晶种层上。具有开口的抗蚀剂形成于晶种层上，且通过铜电镀将铜沉积于开口中的晶种层的经暴露表面上以由此形成铜凸块。晶种层包含阻挡层(例如包含钛)以防止铜扩散至介电质中。在用铜填充抗蚀剂中的开口之后，移除抗蚀剂，且随后对铜凸块进行回流焊(reflow)加工。

将较多的功能单元安装于更加微小的空间中的需求驱使集成电路工业向封装连接的凸块方法。第二驱动因素为最大化给定区域的输入/输出连接的量。随着凸块直径和凸块之间的间距减小，连接密度可增大。这些数组利用其上镀有锡或锡合金焊盖的铜凸块或μ柱来实现。为了确保每一凸块越过晶片接触，除无空隙沉积和回流焊以外，还需要均匀沉积高度。

因此，在电子工业中需要铜电镀浴，其使得凸块沉积物具有良好形态，尤其是低粗糙度，以及具有改进的高度均匀性，还称为在芯片共面度(COP)内。

本发明的一个目的为提供一种铜电镀组合物，该铜电镀组合物提供显示出良好形态，尤其是低粗糙度的铜沉积物，且该铜电镀组合物能够填充微米级的凹陷特征而基本不形成缺陷，例如但不限于空隙。本发明的另一目的为提供一种铜电镀浴，其提供均匀且平坦的铜沉积物，尤其是呈500纳米至500微米宽度的凹陷特征。

发明概述

本发明提供一种包含铜离子和至少一种包含聚亚烷基亚胺骨架的添加剂的组合物，该聚亚烷基亚胺骨架包含N-氢原子，其中

(a)优选地，聚亚烷基亚胺骨架的质量平均分子量M_W为600g/mol至100000g/mol，

(b)N-氢原子各自经包含氧乙烯和C₃-C₆氧化烯单元的聚氧化烯基取代，氧化烯单元可未经取代或经OH、C₁-C₆烷氧基或C₆-C₁₂芳基取代，和

(c)在聚亚烷基亚胺中，聚氧化烯基中的氧化烯单元的平均数为每个N-氢原子大于10个至小于30个。