[发明专利]比较器迟滞电路

说明书

一种比较器电路包含第一晶体管(206)、第二晶体管(208)、第一开关(210)、第二开关(212)及时序电路。所述第一晶体管(206)及所述第二晶体管(208)耦合为差分对且经配置以比较输入信号与迟滞电压。所述第一开关(210)耦合到所述第一晶体管(206)且经配置以可选择地启用所述第一晶体管(206)。所述第二开关(212)耦合到所述第二晶体管(208)且经配置以可选择地启用所述第二晶体管(208)。所述时序电路耦合到所述第一开关(210)及所述第二开关(212)且经配置以响应于所述比较器电路的输出处的信号转变而闭合所述第一开关(210)且在所述第一开关(210)闭合之后的预定延迟时间闭合所述第二开关(212)。

背景技术

比较器是比较两个模拟输入电压或电流信号的振幅且产生指示两个模拟输入信号中的一者是否大于另一者的振幅的输出信号的电路装置。在一些比较器中，当两个输入信号大体上相等时，输出改变状态，此可导致比较器输出响应于输入信号上的噪声而切换于状态之间。为了防止此问题，一些比较器应用迟滞来基于输出状态提供个别跳变阈值，借此降低在输入信号的电压电平彼此非常接近时噪声诱发切换的发生率。

发明内容

本文中公开降低由基于比较器输出的转变在不同差分对之间切换引起的输出瞬态故障的发生率的比较器电路。在一个实例中，一种比较器电路包含信号输入端子、输出端子、第一晶体管、第二晶体管、第三晶体管、第四晶体管及时序电路。所述第一晶体管包含耦合到第一迟滞电压电路的第一端子。所述第二晶体管包含耦合到所述信号输入端子的第一端子及耦合到所述第一晶体管的第二端子的第二端子。所述第三晶体管包含耦合到所述第一晶体管的第三端子的第一端子及耦合到电力轨的第二端子。所述第四晶体管包含耦合到所述第二晶体管的第三端子的第一端子及耦合到所述电力轨的第二端子。所述时序电路包含输入端子、第一输出、第二输出及延迟电路。所述输入端子耦合到所述输出端子。所述第一输出耦合到所述第三晶体管的第三端子。所述第二输出耦合到所述第四晶体管的第三端子。所述延迟电路包含耦合到所述第一输出的输入端子及耦合到所述第二输出的输出端子。

在另一实例中，一种比较器电路包含第一晶体管、第二晶体管、第一开关、第二开关及时序电路。所述第一晶体管及所述第二晶体管耦合为差分对且经配置以比较输入信号与迟滞电压。所述第一开关耦合到所述第一晶体管且经配置以可选择地启用所述第一晶体管。所述第二开关耦合到所述第二晶体管且经配置以可选择地启用所述第二晶体管。所述时序电路耦合到所述第一开关及所述第二开关且经配置以响应于所述比较器电路的输出处的信号转变而闭合所述第一开关且在所述第一开关闭合之后的预定延迟时间闭合所述第二开关。

在另一实例中，一种比较器电路包含信号输入端子、输出端子、第一输入电路、第二输入电路及时序电路。所述第一输入电路包含第一晶体管、第二晶体管、第三晶体管及第四晶体管。所述第一晶体管包括耦合到第一迟滞电压电路的第一端子。所述第二晶体管包含耦合到所述信号输入端子的第一端子及耦合到所述第一晶体管的第二端子的第二端子。所述第三晶体管包含耦合到所述第一晶体管的第三端子的第一端子及耦合到电力轨的第二端子。所述第四晶体管包含耦合到所述第二晶体管的第三端子的第一端子及耦合到所述电力轨的第二端子。所述第二输入电路包含第五晶体管、第六晶体管、第七晶体管及第八晶体管。所述第五晶体管包含耦合到第二迟滞电压电路的第一端子。所述第六晶体管包含耦合到所述信号输入端子的第一端子及耦合到所述第五晶体管的第二端子的第二端子。所述第七晶体管包含耦合到所述第五晶体管的第三端子的第一端子及耦合到所述电力轨的第二端子。所述第八晶体管包含耦合到所述第六晶体管的第三端子的第一端子及耦合到所述电力轨的第二端子。所述时序电路包含输入端子、第一输出、第二输出、第三输出及第四输出。所述输入端子耦合到所述输出端子。所述第一输出耦合到所述第三晶体管的第三端子。所述第二输出耦合到所述第四晶体管的第三端子。所述第三输出耦合到所述第七晶体管的第三端子。所述第四输出耦合到所述第八晶体管的第三端子。

附图说明

关于各种实例的详细描述，现将参考附图，其中：

图1展示使用两个输入电路提供准确迟滞的实例比较器电路的示意图；