[发明专利]在读取一次性可编程存储器时提高性能的方法和装置

说明书

本发明公开了在读取存储器时提高性能的方法、装置、系统和制品。示例方法包括：将感测电路(218)的输出(288)初始化为第一逻辑高值，从存储器(202或204)获得对应于存储在存储器(202或204)中的存储器位的第一电流(I_BIT)，复制第一电流(I_BIT)，确定复制的第一电流(I_BIT)是否大于第二电流(I_REF)，以及响应于确定复制的第一电流(I_BIT)大于第二电流(I_REF)，在感测电路(218)的输出(288)处生成第二逻辑高值。

技术领域

本公开总体涉及存储器，并且更具体地，涉及在读取一次性可编程存储器时提高性能的方法和装置。

背景技术

存储器通常包括存储器单元的阵列，每个存储器单元可经由启用对应的字线和位线对进行访问。存储器单元通常包括字线开关装置和存储元件。在一次性可编程(OTP)存储器中，字线开关设备是金属氧化物半导体场效应晶体管(MOSFET)，并且存储元件是浮栅MOSFET(FGMOS)。

附图说明

图1是OTP存储器单元和读取该OTP存储器单元的对应感测电路的示意图。

图2是示例OTP存储器和读取该OTP存储器的示例感测电路的示意图。

图3是示出图2的示例控制器的框图。

图4是描绘在使用和不使用图2的感测电路的情况下测量的示例周期时间的图解说明。

图5是描绘在使用和不使用图2的感测电路的情况下测量的示例访问时间的图解说明。

图6是描绘在使用和不使用图2的感测电路的情况下测量的示例面积的图解说明。

图7是描绘在图2的感测电路中发生的各种信号的信号曲线图。

图8是代表可使用可执行以实施图2的控制器的逻辑或机器可读指令来实施的过程的流程图。

图9是代表可使用可执行以实施图2的感测电路的逻辑或机器可读指令来实施的过程的流程图。

图10示出了图2的示意图，其包括额外的逻辑电路系统。

图11是描绘在读取逻辑低值时发生在图10的系统中的各种电压信号的信号曲线图。

图12是描绘在读取逻辑高值时发生在图10的系统中的各种电压信号的信号曲线图。

图13示出了图2的示意图的另一个示例实施方式，其包括额外的逻辑电路系统。

图14是被构造为执行图8和图9的指令以实施图2的感测电路与图2和图3的控制器的示例处理平台的框图。

附图没有按比例绘制。一般来说，在整个附图和所附的书面描述中，将使用相同的附图标记来指代相同或相似的部件。连接引用(例如，附接、耦合、连接和接合)应被广义地理解，并且可以包括元件集合之间的中间构件和元件之间的相对移动，除非另有说明。因此，连接引用不一定推断出两个元件是直接连接和彼此固定的关系。

在本文中，当识别可单独指代的多个元件或部件时，使用描述符“第一”、“第二”、“第三”等。除非另有规定或基于其使用上下文的理解，否则此类描述符并不旨在赋予优先级、列表中的物理顺序或布置或时间上的排序的任何含义，而只是用作用于单独指代多个元件或部件的标签，以便于理解所公开的示例。在一些示例中，描述符“第一”可以用来指代具体实施方式中的元件，而同一元件在权利要求中可以用不同的描述符诸如“第二”或“第三”来指代。在此类情况下，应该理解使用此类描述符仅仅是为了便于引用多个元件或部件。

具体实施方式