[发明专利]测量测试样本的电性质的方法

说明书

本方法可用于测量用在(例如)嵌入式MRAM存储器中的磁隧道结的电性质。本方法使用具有用于接触测试样本的指定区域的多个探针尖端的多点探针，所述指定区域与测试样本的待测试的部分电绝缘。电连接件放置在所述磁隧道结下面且到达所述指定区域。

技术领域

本发明涉及测量测试样本(例如由导电层及至少一个隧穿势垒(例如磁隧道结(MTJ))构成的多层堆叠)的至少一个电性质。

背景技术

通常，微观多点探针用在(例如)磁阻随机存取存储器(MRAM)晶片上以用于平面内电流隧穿测量以确定测试样本的若干电性质，即根据规范以测试晶片。

电性质可为电阻面积乘积、隧穿势垒的顶部上的第一导电片的片电阻、隧穿势垒下方的第二片(底部片)的片电阻及磁隧穿电阻。

测试样本可含有沉积在彼此的顶部上的任何数目个隧穿势垒及导电片；在此类情况中，可定义多个电阻面积乘积。含有多于一个隧穿势垒的样本也可由单一势垒数学模型模型化。

如果(例如)在单一隧穿势垒模型的情况中，顶部片的片电阻低于底部片的片电阻，那么将多点探针放置在晶片上方及使晶片的顶面与探针的电极的尖端接触的典型方法可导致错误的测量。

发明内容

本发明的目的是实现经改进的测量。

以上目的及优点与将从本发明的描述变得明显的许多其它目的及优点一起根据本发明的第一方面通过以下获得：

一种用于测量多层测试样本(例如磁隧道结)的电性质的方法，所述方法包括：

提供所述多层测试样本，其具有包含至少第一层及第二层的堆叠，所述堆叠位于电绝缘层上方，

提供位于所述电绝缘层上方的第一测试样本端子，其用于与测量电路的第一连接，

提供位于所述电绝缘层上方的第二测试样本端子，其用于与所述测量电路的第二连接，

所述第一测试样本端子、所述第二测试样本端子及所述堆叠彼此电绝缘，

提供嵌入所述电绝缘层中的第一导电路径，所述第一导电路径使所述第一测试样本端子及所述堆叠电互连，及

提供嵌入所述电绝缘层中的第二导电路径，所述第二导电路径使所述第二测试样本端子及所述堆叠电互连，

所述方法进一步包括：

提供所述测量电路，其包含第一测量端子及第二测量端子，

使所述第一测量端子与所述第一测试样本端子接触，

使所述第二测量端子与所述第二测试样本端子接触，及

通过所述测量电路测量所述堆叠的所述电性质。

术语电、电子、电力地应理解为可互换。

可提供用于与测量电路的第三连接的位于所述电绝缘层上方的第三测试样本端子。且所述第三测量端子可与所述第三测试样本端子接触。

可提供用于与测量电路的第四连接的位于所述电绝缘层上方的第四测试样本端子。且所述第四测量端子可与所述第四测试样本端子接触。

嵌入式构件/特征可设置或嵌入在所述测试样本中以用于嵌入式测量电性质(即，嵌入式测量意味着在测试样本的微加工期间通过嵌入所述测试样本中的特征来测量电性质)。

嵌入式构件可由所述两个端子及所述堆叠及端子下方的所述导电路径组成。

所述堆叠下方的所述电绝缘层可支撑所述堆叠。类似地，所述电绝缘层可支撑所述测试样本端子。

所述第一层可由导电材料制成，且所述第二层也可由导电材料制成。