[发明专利]确定反射式光刻掩模在其操作环境中的图案元件的放置的装置和方法

说明书

本申请涉及一种用于确定反射式光刻掩模(400)的图案元件(350)在其操作环境(450)中的放置的装置(1000)，其中该装置(1000)包括：(a)至少一个第一构件(1010、1100、1200)，被配置为用于在与操作环境(450)不对应的测量环境(150)中确定反射式光刻掩模(400)的背面(315)的表面不均匀数据(420)和/或反射式光刻掩模(400)的安装件(900)的表面不均匀数据(930)；(b)至少一个第二构件(1020、1200)，被配置为用于在测量环境(150)中确定图案元件(350)的放置数据；以及(c)至少一个计算单元(1040)，被配置为根据所确定的背面(315)和/或安装件(900)的表面不均匀数据(420、930)及所确定的放置数据计算反射式光刻掩模(400)的图案元件(350)在操作环境(450)中的放置。

本专利申请要求于2019年2月6日向德国专利和商标局提交的德国专利申请DE 102019 201 497.6的优先权，其全部内容通过引用并入到本申请中。

1.技术领域

本发明涉及一种用于确定反射式光刻掩模在其操作环境中的图案元件的放置的方法和装置。

2.背景技术

由于在半导体产业中的集成密度不断增长，光刻掩模不得不在晶片上成像越来越小的结构。为了考虑该趋势，光刻设备的曝光波长移位至越来越短的波长。将可能至少部分地用极紫外(EUV)范围内(优选但不一定在6nm至15nm的范围内)的波长操作未来光刻系统。EUV波长范围对未来光刻系统的束路径中的光学元件的精度提出了巨大的要求。在所有可能性中，EUV波长范围中的光学元件且因此还有光刻掩模将是反射式光学元件。然而，反射式光学元件也可用于其他波长。

在光掩模的情况下，特别是在EUV掩模的情况下，重要的是光掩模的图案元件将由半导体部件的设计预定义的结构元件恰好成像到晶片上的光刻胶中。只有以这种方式，才有可能通过使用不同掩模的多个顺序处理过程和曝光过程在晶片上可重复地生产具有纳米范围尺寸的结构。根据ITRS(国际技术路线图半导体)，满足未来技术节点的光刻掩模的叠加要求是光刻中最困难的挑战之一。

由于它们的分层构造，EUV波长范围的光刻掩模具有内部应变。在此，多层结构典型地对内部应变做出最大单独贡献。EUV掩模的内部应变导致其表面的曲率。通常，EUV掩模的内部应变导致掩模正面的凸表面，即多层结构和图案元件布置在该凸表面上。

德国专利申请DE 10 2016 204 535 A1描述了一种用于校准测量显微镜的方法，其使用校准掩模和自校准算法来确保测量显微镜的误差校正数据，该误差校正数据用于光刻掩模的误差校正。

目前，借助于光学测量的制造光掩模测量常规透射式光掩模的图案元件的放置。在测量期间，透射式光掩模典型地安装在三个半球体上并且由重力效应保持在位置中。新制造的掩模的下凹(sagging)(其由它们固有重量引起)借助于有限元模拟来确定并且吸收体结构的图案元件由透射式掩模的下凹引起的放置误差通过计算校正。

德国专利申请DE 10 2017 202 945 A1描述了一种方法，通过该方法可以确定在反射式掩模的不同安装件或安装之间的过渡时内部应变和重力对图案元件的位置的影响。

在可预见的未来，将越来越多地使用EUV掩模。在这种情况下，EUV掩模与公共掩模集合(混合匹配应用)中的常规透射式掩模一起使用。由于EUV掩模特别地用于对晶片上的关键结构元件进行成像，因此它们对OPO(On-Product-Overlay，产品上覆盖)预算的贡献变得越来越重要。

在EUV步进机中，EUV掩模典型地保持在静电夹持装置或静电卡盘(ESC)上。为此，EUV掩模的背面配备有导电层。该背面层同样会在EUV掩模中产生应变。此外，EUV掩模的背面具有小的不均匀。所述不均匀可能由掩模基板的背面的不完美平坦度和/或背面掩模表面的不完全平坦的导电涂层引起。在操作EUV掩模期间，通过静电夹持装置将所述不均匀至少部分地转移到EUV掩模的正面。