[发明专利]采用向3D交叉点芯片键合ASIC或FPGA芯片的多重集成方案

说明书

公开了向3D Xpoint芯片键合ASIC或FPGA芯片的SSD、方法和集成架构。将3D Xpoint存储单元引入到易失性存储器系统和非易失性存储器系统两者中以缩小电路面积。FPGA中的寄存器和片上存储器(BRAM)属于相应的控制逻辑单元，以进行对不必要的仲裁/高速缓存的消除。与周围逻辑单元的FPGA的逻辑单元连接是在重新编程/编程时间处确定的，而无需通过共享存储器进行通信。Xtacking技术将主控制ASIC和/或FPGA芯片键合至SSD以缩小电路面积。通过这种架构消除了SRAM高速缓存，从而缩小了电路面积和关键路径的连接距离，由此降低了延迟和功耗。通过这种集成架构显著提高了数据处理/访问速度和效率。这种键合技术还降低了布线距离、寄生RC影响，改善了系统集成，缩短了工艺制造周期，降低了PCB板比率，并且增大了电路设计工艺窗口。

技术领域

概括地说，本公开内容涉及用于改进的数据处理速度的改进计算架构。

背景技术

随着因特网用户的快速增长，数据量急剧扩张，对数据中心的计算的需求也迅速增加。例如，深度学习在线预测、实况视频转码、图像压缩解压缩以及超文本传输协议安全(HTTPS)加密等。对高性能计算的需求已经远远超过了传统中央处理单元(CPU)处理器的能力。这样的需求已经超过了以前对计算性能的预期，诸如摩尔定律所指示的总是可获得加倍数量的晶体管以供在集成电路中使用。现在对计算处理的发展的关注点指向了对计算架构的改进设计。然而，由于对计算架构中的电路的晶圆上的表面面积的低效使用以及因此导致的每块电路之间的距离的增大可能导致增大的信号延迟，因而此类设计在其处理高数据量的能力方面仍然存在限制。

因而，仍然需要一种能够通过使每块电路使用的表面积最小化而更有效率地处理高数据量的计算架构。

发明内容

根据一方面，公开了一种单芯片堆叠集成架构系统及其制造方法。所述系统包括界面、可以包括专用集成电路(ASIC)芯片和/或现场可编程门阵列(FPGA)芯片的控制器芯片以及通过所述界面键合至控制器芯片的3D交叉点存储器芯片。将具有ASIC或FPGA(微处理器)芯片的集成架构键合至3D Xpoint芯片。此外，3D Xpoint已经被引入到易失性存储器(VM)系统和非易失性存储器(NVM)系统两者内。

根据另一方面，一种小型单芯片处理系统及其制备方法包括主机接口、主控制芯片(包括但不限于集成ASIC和/或FPGA自定义电路或者多个分立小型电路)以及作为非易失性固态驱动器存储器(例如，作为NVM，导致高持久性、可堆叠的并且比NAND更快)和易失性固态驱动器存储器(例如，VM，导致比DRAM更低的成本)的3D Xpoint芯片。对于保存状态的需求而言，FPGA中的寄存器和片上存储器(BRAM)属于它们的相应控制逻辑单元，消除了对不必要的仲裁和高速缓存的需求。对于通信要求而言，FPGA的每个逻辑单元与周围逻辑单元的连接是在重新编程和/或编程时确定的，并且不需要通过共享存储器进行通信。

此外，采用Xtacking技术将主控制ASIC和/或FPGA芯片键合至固态硬盘，这在某种程度上缩小了电路面积。例如，布线架构通常占据FPGA芯片的总面积的60-70％。就时延而言，该比例更高。替代写入读写高速缓存的操作，不需要写入关于ASIC和/或FPGA的读写高速缓存或者存储逻辑物理地址表格的更新记录。消除了对SRAM高速缓存的需求，这进一步缩小了电路面积，并且降低了存储器芯片与主控制芯片之间的关键路径的连接距离。由此，存在延迟和功耗的下降，并且显著提高了数据处理/访问的速度和效率。所述键合技术极大地缩短了布线距离，降低了寄生电阻电容(RC)影响，显著改善了系统集成，缩短了工艺制造周期，降低了PCB板比率并且增大了电路设计的工艺窗口。