[发明专利]采用向3D交叉点芯片键合ASIC或FPGA芯片的多重集成方案

权利要求书

1.一种固态存储装置，包括：

控制器芯片，包括：

控制器晶圆；

多个连接器中的第一组连接器，所述第一组连接器具有第一部分和第二部分；

通过所述第一组连接器的所述第一部分与所述控制器晶圆接合的电路块；

通过多个互连与所述第一组连接器的所述第二部分接合的界面；以及

与所述控制器芯片的所述界面接合的存储器芯片，所述存储器芯片包括：

存储器晶圆；

第一存储阵列，包括：

多个存储单元；

多个选择器；

耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述第一存储阵列的第一末端相邻，并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及

耦接至所述存储单元的多条位线；

将所述多条字线耦接至所述存储器晶圆的多条字线接触；以及

将所述多条位线耦接至所述多个连接器的第一多条位线接触。

2.根据权利要求1所述的存储装置，其中，所述存储器芯片的所述第一存储阵列是三维存储阵列，其中：

所述多个存储单元具有第一末端和第二末端；

所述多个选择器具有第一末端和第二末端，所述多个选择器的所述第二末端耦接至所述多个存储单元的所述第一末端；

所述多条字线耦接至所述多个选择器的所述第一末端；并且

所述第一多条位线耦接至所述多个存储单元的所述第二末端。

3.根据权利要求1所述的存储装置，其中，所述第一多条位线接触沿所述存储器晶圆的由所述第一字线和所述第二字线限定的长度铺设。

4.根据权利要求1所述的存储装置，其中，所述控制器芯片进一步包括与所述电路块相邻的逻辑电路的一部分，所述逻辑电路的一部分包括：

所述多个连接器中的第二组连接器，所述第二组连接器具有第一部分和第二部分，所述第二组连接器的所述第一部分与所述控制器晶圆接合，并且所述第二组连接器的所述第二部分与所述多个互连接合。

5.根据权利要求1所述的存储装置，其中，所述控制器芯片进一步包括第二存储阵列，其中，所述第一组连接器具有第三部分，并且所述第二存储阵列通过第二多条位线接触与所述第一组连接器的所述第三部分接合。

6.根据权利要求5所述的存储装置，其中，所述第二存储阵列是三维存储阵列，包括：

具有第一末端和第二末端的多个存储单元；

具有第一末端和第二末端的多个选择器，所述多个选择器的所述第二末端耦接至所述多个存储单元的所述第一末端；

耦接至所述多个选择器的所述第一末端的多条字线；以及

耦接至所述多个存储单元的所述第二末端的多条位线，所述第二多条位线接触与所述第二存储阵列的所述多条位线相邻。

7.一种形成堆叠架构系统的方法，包括：

在第一晶圆上形成控制器芯片，所述控制器芯片包括：

控制器晶圆；

多个连接器中的第一组连接器，所述第一组连接器具有第一部分和第二部分；

通过所述第一组连接器的所述第一部分与所述控制器晶圆接合的电路块；以及

通过多个互连与所述第一组连接器的所述第二部分接合的界面；

在第二晶圆上形成存储器芯片，所述存储器芯片包括：

存储器晶圆；

第一存储阵列，包括：

多个存储单元；

多个选择器；

耦接至所述选择器的多条字线，所述多条字线中的第一字线与所述第一存储阵列的第一末端相邻，并且所述多条字线中的第二字线与所述存储阵列的第二末端相邻；以及

耦接至所述存储单元的多条位线；

将所述多条字线耦接至所述存储器晶圆的多条字线接触；以及

将所述多条位线耦接至所述多个连接器的第一多条位线接触；以及

将所述第一晶圆键合至所述第二晶圆，以形成所述堆叠架构系统。

8.根据权利要求7所述的方法，其中，所述控制器芯片是通过CMOS工艺形成的。