[发明专利]通过XTACKING形成的用以提高存储器阵列效率并且实现缩放的新型3D交叉点存储器结构

权利要求书

1.一种三维交叉点存储器，包括：

支撑多个第一电子元件以及第一多个垂直互连通道的第一晶片，所述第一电子元件包括逻辑控制电路以及位线解码器或字线解码器中的至少一个；以及

支撑多个第二电子元件以及第二多个垂直互连通道的第二晶片，所述第二电子元件包括数据阵列以及外围单元下结构，其中，所述第二电子元件包括与所述第一电子元件所包括的解码器互补的一组解码器，使得所述第一电子元件和所述第二电子元件组合包括所述数据阵列的操作所需的所有位线解码器和字线解码器，并且其中，所述外围单元下结构为放置到存储区域下的CMOS管芯；以及

其中，所述第一多个垂直互连通道与所述第二多个垂直互连通道电子通信，并且所述第一电子元件通过所述第一多个垂直互连通道和所述第二多个垂直互连通道与所述第二电子元件电子通信。

2.根据权利要求1所述的存储器，其中，所述数据阵列是三维交叉点数据阵列。

3.根据权利要求1所述的存储器，其中，所述垂直互连通道是铜元件。

4.根据权利要求1所述的存储器，其中，所述第一多个垂直互连通道和所述第二多个垂直互连通道均包括一百万个垂直互连通道。

5.根据权利要求1所述的存储器，其中，所述第一多个垂直互连通道和所述第二多个垂直互连通道均包括超过一百万个垂直互连通道。

6.一种用于形成三维交叉点存储器的方法，所述方法包括：

在第一晶片上形成多个第一电子元件，所述第一电子元件包括逻辑控制电路以及位线解码器或字线解码器中的至少一个；

在所述第一晶片上形成数据阵列；

在所述第一晶片上形成与所述第一电子元件电子通信的第一多个垂直互连通道；

在第二晶片上形成多个第二电子元件，所述第二电子元件包括所述逻辑控制电路以及与所述第一电子元件的解码器互补的多个解码器，其中，所述第一电子元件和所述第二电子元件组合包括所述数据阵列的操作所需的所有解码器；

在所述第二晶片上形成与所述第二电子元件电子通信的第二多个垂直互连通道；

将所述第一晶片接合到所述第二晶片；并且

其中，所述第一多个垂直互连通道与所述第二多个垂直互连通道电子通信。

7.根据权利要求6所述的方法，其中，所述数据阵列是三维交叉点数据阵列。

8.根据权利要求6所述的方法，其中，所述第一多个垂直互连通道和所述第二多个垂直互连通道均包括一百万个垂直互连通道。

9.根据权利要求6所述的方法，其中，所述第一多个垂直互连通道和所述第二多个垂直互连通道均包括超过一百万个垂直互连通道。