[实用新型]一种平面肖特基芯片的复合型钝化结构

说明书

本实用新型公开了一种平面肖特基芯片的复合型钝化结构，包括钝化层、金属镀层以及聚酰亚胺复合膜，金属镀层设置在钝化层上，聚酰亚胺复合膜的一部分设置在钝化层上，聚酰亚胺复合膜的另一部分设置在金属镀层上，以抑制金属镀层与钝化层的结合处电荷迁移。从而实现了在金属镀层与钝化层的结合处不会轻易发生漏电的现象。与传统的相比，本实用新型的平面肖特基芯片的复合型钝化结构不会出现在芯片经过封装后漏电流增加的现象和封装成品经过可靠性试验后漏电流增加的现象的技术问题。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种平面肖特基芯片的复合型钝化结构。

背景技术

目前行业内平面肖特基芯片通常用二氧化硅作为钝化层，其目的是保护P+环(高注硼结)，防止P+环和芯片边缘之间出现电荷迁移的现象，从而保证产品的反向电特性不受影响。

然而，在芯片封装生产实践中，时常出现芯片经过封装后漏电流增加的现象和封装成品经过可靠性试验后漏电流增加的现象。对漏电流增加现象进行分析，发现由于芯片在封装过程中受到焊接和封装温度冲击，二氧化硅和Ti-Ni-Ag金属的附着力较差，结合处有分层出现，导致在电场作用下电荷沿分层面迁移，形成漏电流，出现漏电流增加的现象。

实用新型内容

本实用新型实施例提供了一种平面肖特基芯片的复合型钝化结构，用于解决现有技术中芯片经过封装后漏电流增加和封装成品经过可靠性试验后漏电流增加的技术问题。

根据第一方面，提供了一种平面肖特基芯片的复合型钝化结构，包括：

钝化层；

金属镀层，所述金属镀层设置在所述钝化层上；

以及聚酰亚胺复合膜，所述聚酰亚胺复合膜的一部分设置在所述钝化层上，所述聚酰亚胺复合膜的另一部分设置在所述金属镀层上，以抑制所述金属镀层与所述钝化层的结合处电荷迁移。

在其中的一个实施例中，所述钝化层的背离平面肖特基芯片的一侧为阶梯形结构，所述金属镀层的正面与反面为阶梯形结构，所述反面与所述钝化层上的阶梯形结构配合，所述聚酰亚胺复合膜沿着所述正面涂敷到所述钝化层上。

在其中的一个实施例中，所述钝化层包括第一钝化层和第二钝化层，所述第一钝化层和所述第二钝化层间隔设置，所述金属镀层的两端的正面和反面均具有阶梯形结构，所述金属镀层的两端的所述反面分别设置在所述第一钝化层的阶梯上与所述第二钝化层的阶梯上；

所述聚酰亚胺复合膜包括第一聚酰亚胺复合膜和第二聚酰亚胺复合膜，所述第一聚酰亚胺复合膜与所述第二聚酰亚胺复合膜分别沿着所述金属镀层的两端的所述正面涂敷到所述第一钝化层上和所述第二钝化层上。

在其中的一个实施例中，所述钝化层上的阶梯形结构为一级阶梯，所述金属镀层的正面与反面上的阶梯形结构均为二级阶梯。

在其中的一个实施例中，所述金属镀层的两端分别设置在所述第一钝化层和所述第二钝化层上将所述金属镀层悬空，使得所述金属镀层、所述第一钝化层和所述第二钝化层之间围成一容纳空间。

在其中的一个实施例中，还包括势垒层，所述势垒层设置在所述容纳空间内。

在其中的一个实施例中，还包括p+环，所述p+环设在所述钝化层与所述势垒层之间的间隙处。

在其中的一个实施例中，还包括N型硅层，所述N型硅层设置在所述钝化层下方。

在其中的一个实施例中，所述金属镀层包括第一金属镀层和第二金属镀层，所述第一金属镀层设置在所述第一钝化层上，所述第一聚酰亚胺复合膜沿所述第一金属镀层涂敷至所述第一钝化层上，所述第二金属镀层设置在所述N型硅层下方。