[实用新型]静电保护电路

说明书

本实用新型提供了一种静电保护电路，其中，该静电保护电路包括：侦测电路，连接在电源线和地线之间，用于检测静电释放ESD事件；保护电路，连接在所述侦测电路和所述放电管之间，用于在未发生ESD事件时，关闭所述放电管，并对所述放电管提供正反馈电平。通过本实用新型，解决了相关技术中静电保护电路的漏电风险大的技术问题，提高了集成电路的安全性和稳定性。

技术领域

本实用新型涉及电路领域，具体而言，涉及一种静电保护电路。

背景技术

相关技术中，集成电路从生产、封装、测试、运输到应用，所有环节都会存在着ESD(Electro-Static discharge，静电释放)风险，每一个环节都可能造成静电损伤。并且随着工艺不断发展，器件特征尺寸越来越小，栅氧化层厚度越来越薄，源漏间距越来越小，而静电放电具有时间短和瞬时电流大的特点，静电放电等级并没有改变的前提下，器件尺寸越来越小，会在器件内部形成的电场越来越大，即尺寸越来越小抗静电能力进一步变弱，虽然在集成电路制造中已广泛采用防静电的材料与装置，但仍然不能避免ESD对材料和产品的破坏。因此，集成电路芯片的静电防护是保证芯片能够正常工作的必备条件之一，如果芯片静电防护设计的不够完善，芯片会在使用过程中发生ESD从而导致芯片失效，而随着特征尺寸的变小，对芯片ESD防护带来了更大的挑战性。

ESD保护电路的本质，是当ESD来临时，为ESD电流提供一个低阻抗的泄放通路，可以将ESD大电流快速泄放以避免对内部逻辑电路造成损伤。而相关技术的GGMOS依靠击穿方式放电，触发电压高，在低电压应用场景内部低压器件容易损伤，而RC CLAMP(钳位电路)靠频率触发，触发电压低，得到了广泛的应用。图1是本实用新型相关技术中GGMOS实现结构图，用GGNMOS实现电源和地之间的ESD保护电路结构，图2是本实用新型相关技术中RCClamp 实现结构图，用常规RC Clamp实现电源和地之间的ESD保护电路结构，但保护电路本身还是存在一定的漏电风险。

针对相关技术中存在的上述问题，目前尚未发现有效的解决方案。

实用新型内容

本实用新型实施例提供了一种静电保护电路，以解决相关技术中静电保护电路的漏电风险大的技术问题。

根据本实用新型的一个实施例，提供了一种静电保护电路，包括：侦测电路，连接在电源线和地线之间，用于检测静电释放ESD事件；保护电路，连接在所述侦测电路和所述放电管之间，用于在未发生ESD事件时，关闭所述放电管，并对所述放电管提供正反馈电平。

可选的，所述保护电路包括：关断电路，连接在所述侦测电路和所述放电管之间，用于在所述电源正常上电时，关闭所述放电管；开启电路，连接在所述侦测电路和所述放电管之间，用于在所述电源正常上电时，关闭所述放电管；其中，所述关断电路和所述开启电路并联在所述侦测电路和所述放电管之间。

可选的，所述关断电路还用于，在ESD事件发生时，关断所述电源与所述放电管之间的通路；所述开启电路还用于，在ESD事件发生时，开启所述放电管，并延长所述放电管的开启状态。

可选的，所述开启电路包括：第一P型晶体管P1、第一N型晶体管N1、第二P型晶体P2、第二N型晶体管N2、第三P型晶体P3、第三N型晶体管 N3、第五P型晶体P5，其中，P1的栅极与所述侦测电路连接，P1的漏极与 P2、N2的栅极连接，P2的漏极、N2的漏极与P3的栅极连接，P3的漏极与P5 的栅极连接，P5的漏极与所述放电管的栅极连接。

可选的，所述开启电路还用于在所述电源正常上电时，P1开启，向P2、 N2组成的反相器输入高电平，以使所述反相器输出的低电平开启P3，向P5 栅极输入高电平，关闭N6。

可选的，所述开启电路还用于在ESD事件发生且脉冲电流为正时，P1输出低电平，经过N2、P2组成的反相器向P3栅极输入高电平，以使P5栅极输入低电平，通过低电平开启N6。