[实用新型]一种半导体器件及电容器

说明书

本实用新型涉及一种半导体器件及电容器，所述半导体器件在SiC衬底上设置有HfO₂基栅介质层，所述HfO₂基栅介质层的厚度为10‑100nm。本实用新型中，在HfO₂基栅介质层材料中掺杂Y₂O₃，可以有效降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

技术领域

本实用新型属于半导体材料技术领域，具体涉及一种HfO₂基半导体器件及电容器。

背景技术

硅基半导体材料是以硅材料为基础发展起来的新型材料，包括半导体绝缘层上的锗硅材料、多孔硅、微晶硅以及以硅为基底异质外延其他化合物半导体材料等。相比于传统的SiO₂等硅基半导体材料，以SiC为代表的第三代半导体材料不仅具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，而且还具有很好的物理及化学稳定性、足够强的抗辐照能力和较高的机械强度等，具有广阔的发展潜力。因此，SiC越来越多地被用于研制高温、大功率、高频功率的半导体器件。

目前，SiC基MOS功率器件的绝缘栅介质层主要通过高温热氧化SiC表面，形成SiO₂介质层，再进行退火处理。但是，热氧化SiC衬底而形成的SiO₂层与SiC衬底之间有较多的界面态，这些界面态对载流子的散射会导致MOS器件沟道的载流子迁移率比SiC材料低一个数量级，从而影响了SiC基半导体材料的性能。另外，由于SiC表面高温氧化后，会有大量碳颗粒残余，导致SiO₂介质层质量变差，功率器件的栅极漏电流很大，加大了驱动芯片的功耗，并且导致栅极介质层耐压不理想。

因此，亟待研究一种用于SiC基的半导体器件，解决栅极介质层不理想，栅极漏电流流大的问题，从而提高SiC半导体器件的性能。

实用新型内容

本实用新型提供了一种半导体器件，包括掺杂Y₂O₃的HfO₂基栅介质层，所述半导体器件具有较低的SiC界面态密度，且栅极漏电流小，耐压性强，性能良好。

本实用新型还提供了上述半导体器件在电容器中的应用。

本实用新型提出的技术方案是：

第一方面，本实用新型提出一种半导体器件，在SiC衬底上设置有HfO₂基栅介质层，所述HfO₂基栅介质层的厚度为10-100nm。

如果HfO₂基栅介质层厚度过大有可能会影响半导体器件的性能，HfO₂基栅介质层厚度过小又有可能无法实现效果。因此，本实用新型对HfO₂基栅介质层厚度的厚度作了限定，实用新型人研究发现，当HfO₂基栅介质层厚度大概为10-100nm时，例如40-60nm，可以更好地降低SiC的界面态密度，提高栅介质层质量，更利于提高SiC器件的安全性和稳定性。

本实用新型中，HfO₂基栅介质层的设置可以降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。

本实用新型中，在HfO₂基栅介质层材料中掺杂Y原子个数百分比约为0.01-28％的Y₂O₃，例如5-15％，0.5-5％，2-8％，15-28％，10-15％，0.5-12％，可以有效降低SiC的界面态密度，提高栅介质层质量，同时解决了SiC半导体器件栅极漏电流大，耐压不足的问题，提高了SiC器件的性能。