[发明专利]多次外延制作超结屏蔽栅结构IGBT及制造方法

说明书

本发明涉及一种多次外延制作超结屏蔽栅结构IGBT及制造方法，它包括它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅。本发明可调节器件的电场分布，实现在低的阈值下有更有效的饱和电流，提高开关速度，降低开关损耗，实现更加稳定的安全工作区域。

技术领域

本发明属于微电子技术领域，具体地说是一种多次外延制作超结屏蔽栅结构IGBT及制造方法。

背景技术

目前的IGBT器件结构如图13所示，它包括第二导电类型集电极1、第一导电类型缓冲层2、第一导电类型衬底3、第二导电类型体区5、第一导电类型发射极6、绝缘介质层7、发射极金属8、栅极氧化层12与栅极导电多晶硅13。它在第一导电类型衬底3的正面向下开设有沟槽，在沟槽的侧面以及底面设置栅极氧化层12，在栅极氧化层12内设置栅极导电多晶硅13，在第一导电类型衬底3的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区5，在第二导电类型体区5的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极6，在第一导电类型发射极6的正面设置绝缘介质层7，在绝缘介质层7的正面设置发射极金属8，发射极金属8通过通孔与第二导电类型体区5以及第一导电类型发射极6欧姆接触；在第一导电类型衬底3的背面设置第一导电类型缓冲层2，在第一导电类型缓冲层2的背面设置第二导电类型集电极1。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种可在同等面积下实现更优效果的多次外延制作超结屏蔽栅结构IGBT及制造方法。

按照本发明提供的技术方案，所述多次外延制作的超结屏蔽栅结构IGBT，它包括第二导电类型集电极、第一导电类型缓冲层、第一导电类型衬底、第一导电类型外延层、第一导电类型柱、第二导电类型柱、第二导电类型体区、第一导电类型发射极、绝缘介质层、发射极金属、屏蔽栅氧化层、屏蔽栅多晶硅、屏蔽栅盖板、栅极氧化层与栅极导电多晶硅；

在第一导电类型衬底的正面设置第一导电类型外延层，在第一导电类型外延层的正面向下开设沟槽，在沟槽的下段侧面以及底面设置屏蔽栅氧化层，在屏蔽栅氧化层内设置屏蔽栅多晶硅，在屏蔽栅多晶硅上设置屏蔽栅盖板，在沟槽的上段侧面设置栅极氧化层，在栅极氧化层内设置栅极导电多晶硅；

在第一导电类型外延层的正面经过高浓度第二导电类型杂质离子注入与推进，形成第二导电类型体区，在第二导电类型体区的正面经过高浓度第一导电类型杂质离子注入与推进，形成第一导电类型发射极，在第一导电类型发射极的正面设置绝缘介质层，在绝缘介质层的正面设置发射极金属，发射极金属通过通孔与第二导电类型体区以及第一导电类型发射极欧姆接触；在第一导电类型衬底的背面设置第一导电类型缓冲层，在第一导电类型缓冲层的背面设置第二导电类型集电极；

在对应第二导电类型体区位置的第一导电类型外延层内设有第二导电类型柱，相邻第二导电类型柱之间设有第一导电类型柱，且第二导电类型柱深入到第一导电类型衬底内。

作为优选，所述沟槽的宽度为0.2um-2um，屏蔽栅盖板的背面至沟槽的底面之间的距离为1um-10um。

作为优选，所述栅极导电多晶硅的宽度大于屏蔽栅多晶硅的宽度，栅极氧化层的厚度小于屏蔽栅氧化层的厚度。

作为优选，对于N型器件，第一导电类型为N型导电，第二导电类型为P型导电；对于P型器件，第一导电类型为P型导电，第二导电类型为N型导电。

上述多次外延制作的超结屏蔽栅结构IGBT的制造方法包括以下步骤：

步骤一、提供第一导电类型第一衬底，在第一导电类型衬底的正面淀积外延单元层，在外延单元层内注入低浓度第一导电类型杂质离子，以形成第一导电类型外延单元层；

步骤二、以光刻胶为阻挡，在第一导电类型外延单元层的部分区域中注入第二导电类型杂质离子；