[发明专利]一种基于FPGA资源实现ASI接口功能的IP核

说明书

本发明公开了一种基于FPGA资源实现ASI接口功能的IP核，涉及FPGA技术领域，该IP核包括发送模块和接收模块，发送模块通过数据打包单元、编码单元和串行化处理单元将用户并行数据处理为符合ASI标准的数据格式，接收模块利用过采样解串单元、数据提取单元、字对齐单元、解码单元和同步单元将ASI接口接收的数据处理为便于用户使用的并行数据，该IP核在实现收发功能时使用少量的FPGA内部资源，其他功能均由软逻辑实现，不依赖于片外硬件资源，可以降低系统成本和功耗，并封装成便于使用的IP核形式，具备可移植性、复用性、便于更新升级。

技术领域

本发明涉及FPGA技术领域，尤其是一种基于FPGA资源实现ASI接口功能的IP核。

背景技术

目前，异步串行接口(ASI接口)和同步并行接口(SPI接口)是两种通用的MPEG-2视频传输方式，SPI接口一共有11位有用信号，每位信号使用差分形式进行传输，以提高传输抗干扰性，因此连线多且复杂，传输距离短，容易出现故障。而ASI接口具有恒定的传输速率，且连线少、便于长距离传输，所以在DVB系统中，ASI接口因其高速、可靠、准确等特点，在点到点传输中被广泛使用。

目前通常使用专用ASI芯片来实现ASI接口，比如目前通常使用CYPRESS的ASI发送端芯片CY7B923和ASI接收端芯片CY7B933，但采用专用ASI芯片会导致整体系统的功耗和成本增加。另一种方式是采用CPLD或FPGA这类可编程逻辑器件来实现ASI接口，但现有技术中，ASI接口基于可编程逻辑器件的IP库的ASI核来实现，这就使得目前只有提供对应功能IP核的可编程逻辑器件(比如ALTERA公司的FPGA)才能实现上述ASI接口，而没有提供对应功能IP核的可编程逻辑器件(比如Xilinx公司的FPGA)则无法实现ASI接口，受器件本身的局限性较大，可移植性不高。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于FPGA资源实现ASI接口功能的IP核，本发明的技术方案如下：

一种基于FPGA资源实现ASI接口功能的IP核，其特征在于，FPGA资源包括时钟资源、IO资源、FIFO，IO资源至少包括OBUFDS和IBUFDS；IP核包括：用于实现ASI接口数据发送功能的发送模块，以及，用于实现ASI接口数据接收功能的接收模块；

发送模块包括数据打包单元、编码单元和串行化处理单元，数据打包单元根据FIFO中的数据产生待发送数据发送给编码单元；编码单元根据预定查找表对待发送数据进行编码，将编码后的待发送数据传输给串行化处理单元；串行化处理单元将并行数据形式的编码后的待发送数据转换为符合ASI传输速率的串行数据，并送入OBUFDS以差分形式输出；

接收模块包括过采样解串单元、数据提取单元、字对齐单元、解码单元和同步单元，过采样解串单元基于时钟资源产生的时钟信号对通过IBUFDS接收到的串行输入码流进行过采样并解串得到并行数据流后存入FIFO；数据提取单元从并行数据流中提取数据点得到与ASI传输速率对应的并行稳定数据流并存入FIFO中；字对齐单元对并行稳定数据流的比特顺序进行同步完成字对齐处理；解码单元根据预定查找表对完成字对齐处理的并行稳定数据流进行解码；同步单元对解码后的并行稳定数据流进行同步处理并提取得到数据包并写入FIFO中供用户读取。

本发明的有益技术效果是：

本申请公开了一种基于FPGA资源实现ASI接口功能的IP核，该IP核在实现ASI接口的收发功能时使用少量的FPGA内部资源，其他功能均由软逻辑实现，不依赖于片外硬件资源，并封装成便于使用的IP核形式，具备可移植性、复用性，可以使得注入Xilinx Virtex4系列FPGA这种没有官方ASI核的FPGA也实现ASI接口的收发，相较于使用专用ASI接口芯片的应用系统，本IP核可以降低系统成本和功耗，并且具备可移植性，可以随FPGA硬件设备的更新升级，降低系统开发周期和成本。

附图说明

图1是本申请公开的IP核的逻辑结构图。