[发明专利]一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法

说明书

本发明公开了一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法，属于集成电路技术领域。该方法包括以下步骤：(1)组装工艺设计，针对加固设计中最核心的耐受温度，开展芯片选型和粘片、键合、密封工艺设计；(2)外壳设计，从外形尺寸和外壳结构等方面开展总剂量屏蔽设计；(3)试验验证，对屏蔽加固后的电路进行可靠性试验和抗辐照试验，必要时重新优化外壳设计方案。本发明提出的集成电路总剂量屏蔽方法和抗辐照加固效果验证方法，通过这种方法可以优化屏蔽效果，达到宇航级器件的。

技术领域

本发明涉及集成电路技术领域，具体涉及一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法。

背景技术

随着卫星技术的发展，在不断提高卫星性能的同时，其工作寿命长达数月数年，中小规模的集成电路开始用于星载电子设备，总剂量效应显示出对卫星的危害加大，引起对卫星加固工作有所重视。总剂量效应是由于辐照粒子与宇航级集成电路芯片材料相互作用而导致的电学性能的退化。运行在空间的各类人造卫星、航天器会受到地球带电粒子、太阳宇宙射线等各种辐射，并造成不同程度的损伤。

当今，卫星已商业化，在世界上已形成了一种产业，国际竞争非常激烈。从适应我国国防建设，国民经济和社会发展之需要，用户对卫星性能要求越来越高，即要求卫星提供高的有效载荷比(卫星有效载荷重量与卫星总重量之比)，又要求卫星在轨自主能力强、精度高、动态性能好。在卫星设计中，需要采用大规模集成电路和星载计算机，以达到长寿命、高可靠、高性能设计要求。但它们的缺陷之一是对辐射敏感，抗辐射能力差。

为提高卫星等航天器的抗辐射能力，当今世界上许多国家都在致力于抗核加固技术的研究。微电子器件的抗辐射加固技术是辐射环境下电子系统或装置可靠工作的保障。对电子元器件抗辐射加固技术的研究从材料的选择到器件内部的元件结构、制作工艺、电路设计以及屏蔽封装等一系列加固技术。

采用有效的材料屏蔽空间辐射，避免芯片受到辐射影响，具有低成本、制作工艺简单实用、通用性高的特点，研究具有高效抗辐射能力，轻量化的结构和方法是未来抗辐射加固技术的发展方向之一。

发明内容

本发明的目的在于提供一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法，通过本发明方法能够优化屏蔽效果，达到宇航级器件要求。

为实现上述目的，本发明所采用的技术方案如下：

一种宇航级集成电路总剂量屏蔽方法，该方法包括如下步骤：

(1)组装工艺设计：针对集成电路芯片抗辐照加固设计中最核心的耐受温度，对芯片选型、粘片、键合和密封工艺进行设计，使集成电路组装过程中能够耐受 300℃温度；

(2)封装外壳设计：从封装外壳结构和外形尺寸进行总剂量屏蔽设计。

上述步骤(1)组装工艺设计包括如下步骤(1a)-(1d)：

(1a)芯片选择：对所使用的芯片进行耐温测试：首先对裸芯片进行晶圆测试，通过测试后，说明晶圆上的裸芯片电性能是良好的；然后，对晶圆进行高温烘焙，高温烘焙的条件是300℃烘焙1小时；高温烘焙之后，再对晶圆进行电性能测试，如果电性能良好，则可以选择该芯片，否则必须更换芯片；

(1b)粘片工艺：芯片与外壳焊接时应选择高温合金为焊接材料进行焊接，或者选择耐受温度在300℃以上的高温胶以粘合方式焊接芯片；所述焊接中选择的高温合金为铅铟银合金片、铅锡银合金片、金硅合金片或金锗合金片，焊接时不宜选择温度较低的金锡合金片或锡铅焊料等。

(1c)键合工艺：键合时选用铝丝作为键合丝(优选丝径32μm的Al-Si丝)；

(1d)密封工艺：选择平行缝焊密封工艺完成盖板和管壳之间的密封。