[发明专利]确定在主机接口中删除的写入命令

说明书

本申请案涉及确定在主机接口中删除的写入命令。一种存储器子系统的接口可确定从主机接收的特定写入命令具有与随后从所述主机接收的写入命令相同的地址。所述接口可在所述特定写入命令仍在所述接口中时删除所述特定写入命令，或在已经从所述接口提供所述写入命令时发送信号以删除所述特定写入命令。

优先权信息

本申请要求2019年12月30日提交的美国临时申请第62/954,854号的优先权，其内容以引用的方式并入本文中。

技术领域

本公开的实施例大体上涉及存储器子系统，且更确切地说，涉及确定在主机接口中删除的写入命令。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

本公开的实施例提供一种用于确定在主机接口中删除的写入命令的系统，其包括：存储器装置(105)；处理装置(111，211)，其耦合到所述存储器装置且经配置以控制所述存储器装置的高速缓存存储器(112)；及接口(109，209)，其耦合到所述处理装置且经配置以：确定从主机接收的特定写入命令具有与随后从所述主机(102)接收的写入命令相同的地址；响应于所述特定写入命令尚未提供到所述处理装置而删除所述特定写入命令；及响应于所述特定写入命令已提供到所述处理装置而用信号通知所述处理装置删除所述特定写入命令；其中所述处理装置经配置以响应于所述信号而删除所述特定写入命令。

本公开的另一实施例提供一种用于确定在主机接口中删除的写入命令的方法，其包括：从主机(102)接收第一写入命令；从所述主机接收第二写入命令，其中所述第一写入命令在接收到所述第二写入命令之前经接收；确定所述第一写入命令及所述第二写入命令是否写入到同一地址(226)；响应于确定所述第一写入命令及所述第二写入命令写入到所述同一地址，利用差错电路(223)将所述第一写入命令标记为错误；及基于所述差错电路的标记删除所述第一写入命令。

本公开的又一实施例提供一种用于确定在主机接口中删除的写入命令的系统，其包括：存储器装置(105)；处理装置(111，211)，其耦合到所述存储器装置；比较器电路(221)，其耦合到所述处理装置且经配置以：存取从主机(102)接收的第一写入命令、第二写入命令及第三写入命令；确定所述第一写入命令、所述第二写入命令及所述第三写入命令将数据写入到所述存储器装置的同一地址(226)；及响应于确定所述第一写入命令、所述第二写入命令及所述第三写入命令将数据写入到所述存储器装置的所述同一地址且所述第三写入命令在所述第一命令及第二写入命令之后经接收，利用差错电路(223)将所述第一写入命令及所述第二写入命令标记为错误；其中所述处理装置经配置以响应于所述第一写入命令及所述第二写入命令经标记为错误而删除所述第一写入命令及所述第二写入命令。

附图说明

根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。

图1说明根据本公开的一些实施例的包含存储器子系统的计算系统的实例，所述存储器子系统包括接口及高速缓存控制器。

图2说明根据本公开的一些实施例的包含接口的计算系统的实例。

图3是根据本公开的一些实施例的用于仲裁电路的方法的实例的流程图。

图4是其中可操作本公开的实施例的实例计算机系统的框图。

具体实施方式