[发明专利]一种融合忆阻器的CMOS感存算一体电路结构

权利要求书

1.一种融合忆阻器的CMOS感存算一体电路结构，其特征在于，包括由多个感存算电路单元构成的矩阵电路、忆阻器编写擦除控制模块、求和运算电路模块、行驱动电路模块和列驱动电路模块；定义矩阵电路包括CLn行和RLn列，每个感存算电路单元由CMOS有源像素单元模块和忆阻器存储模块构成，忆阻器存储模块接收忆阻器编写擦除控制模块发出的控制信号，实现数据的编写/擦除，忆阻器的电流输出端通过由行驱动电路模块和列驱动电路模块控制的行/列导通开关与求和运算电路模块连接，其中，每一列的所有感存算电路单元连接一个求和运算电路模块，所述求和运算电路模块将输入的电流信号转为电压信号后得到输出电压；

所述CMOS有源像素单元模块包括NMOS管、光电二极管和源极跟随器；NMOS管的漏极接电源电压，NMOS管的源极接光电二极管的负极，光电二极管的正极接地，源极跟随器的栅极连接NMOS管源极与光电二极管负极的连接点，源极跟随器的漏极接电源电压，源极跟随器的源极接忆阻器存储模块；NMOS管的栅极接外部复位信号，CMOS有源像素单元模块在外部复位信号控制下进行复位/曝光。

2.根据权利要求1所述的一种融合忆阻器的CMOS感存算一体电路结构，其特征在于，所述忆阻器编写擦除控制模块用于控制忆阻器存储模块进行编写或擦除。

3.根据权利要求2所述的一种融合忆阻器的CMOS感存算一体电路结构，其特征在于，所述忆阻器存储模块包括第一开关管、第二开关管和忆阻器；第一开关管的两端分别连接源极跟随器的源极和忆阻器的正端，第一开关管的控制信号端接忆阻器编写擦除控制模块产生的第一开关管控制信号SEL1；第二开关管的两端分别接忆阻器的正端和忆阻器编写擦除控制模块产生的控制信号CTR，第二开关管的控制信号端接忆阻器编写擦除控制模块产生的第二开关管控制信号SEL2；忆阻器的负端通过行/列导通开关后接求和运算电路模块；忆阻器编写擦除控制模块控制忆阻器存储模块进行编写或擦除的方式是：通过第一开关管控制信号SEL1、第二开关管控制信号SEL2和控制信号CTR，使第一开关管常开而第二开关管常关时，电路处于运算读取模式，使第一开关管常关而第二开关管常开时，电路处于编写/擦除模式；编写/擦除的具体方法是：通过控制信号CTR，在控制端施加正向电压，对电路进行编写，在控制端施加反向电压，对电路进行擦除。

4.根据权利要求3所述的一种融合忆阻器的CMOS感存算一体电路结构，其特征在于，所述求和运算电路模块包括一个运算放大器和一个电流转电压电路；运算放大器的反相输入端通过行/列导通开关后接忆阻器的负端，运算放大器的正相输入端接地；求和运算电路模块用于使同一列上的忆阻器电流流入与运算放大器反相输入端相连的电流转电压电路，并通过连接在运算放大器输出端和反相输入端之间的反馈电阻，求得输出电压。

5.根据权利要求4所述的一种融合忆阻器的CMOS感存算一体电路结构，其特征在于，所述行驱动电路模块和列驱动电路模块用于由外部电路产生相应的行选信号和列选信号，并由该行选/列选信号确定某行某列的行/列导通开关是否导通；若导通，则当电路正常工作时，忆阻器上流过的电流信号将输出到运算求和电路模块；若不导通，则该电流不能输出到运算求和电路模块。