[发明专利]修调熔丝读取电路

权利要求书

1.一种修调熔丝读取电路，其中，包括：

修调熔丝状态读取单元，包括第一支路和第二支路，所述第一支路通过第一电阻与电源端连接，所述第二支路通过修调熔丝与电源端连接，所述修调熔丝状态读取单元还接收熔丝读取信号，用于在所述熔丝读取信号有效时基于所述第一电阻判断所述修调熔丝的熔断状态；

偏置电流产生单元，与所述修调熔丝状态读取单元连接，用于向所述修调熔丝状态读取单元提供偏置电流。

2.根据权利要求1所述的修调熔丝读取电路，其中，所述第一电阻的阻值大于所述修调熔丝未熔断时的阻值，且所述第一电阻的阻值小于所述修调熔丝未完全熔断时的阻值。

3.根据权利要求1所述的修调熔丝读取电路，其中，所述偏置电流小于预设阈值。

4.根据权利要求1所述的修调熔丝读取电路，其中，所述修调熔丝状态读取单元包括：

第一晶体管，位于所述第一支路上，源极与所述第一电阻连接；

第二晶体管，位于所述第二支路上，源极与所述修调熔丝连接；

第一反相器，输入端与所述第二晶体管的漏极连接，输出端输出表征所述修调熔丝的熔断状态的状态信号，

其中，所述第一晶体管与所述第二晶体管构成电流镜，且所述第一晶体管和所述第二晶体管和所述第三晶体管均为PMOS晶体管。

5.根据权利要求4所述的修调熔丝读取电路，其中，所述第一晶体管的宽长比与所述第二晶体管的宽长比的比例关系为n:1，n为正数。

6.根据权利要求5所述的修调熔丝读取电路，其中，所述修调熔丝状态读取单元还包括：

第三晶体管，源极与电源端连接，所述第三晶体管的栅极接收所述熔丝读取信号，所述第三晶体管的漏极与所述第二晶体管的漏极连接，

其中，所述第三晶体管为PMOS晶体管。

7.根据权利要求5所述的修调熔丝读取电路，其中，所述偏置电流产生单元包括：

第二反相器，输入端接收所述熔丝读取信号；

第四晶体管，源极与电源端连接，所述第四晶体管的栅极与所述第二反相器的输出端连接；

第五晶体管，所述第五晶体管的漏极通过第二电阻与所述第四晶体管的漏极连接，所述第五晶体管的源极与参考地连接，所述第五晶体管的栅极与所述第二反相器的输出端连接；

第六晶体管，所述第六晶体管的漏极与所述第五晶体管的漏极连接，所述第六晶体管的栅极与所述第六晶体管的漏极连接，所述第六晶体管的源极与参考地连接；

第七晶体管，所述第七晶体管的漏极与所述第一晶体管的漏极连接，所述第七晶体管的源极与参考地连接；

第八晶体管，所述第八晶体管的漏极与所述第二晶体管的漏极连接，所述第八晶体管的源极与参考地连接，

其中，所述第六晶体管与所述第七晶体管构成电流镜，且所述第六晶体管与所述第八晶体管构成电流镜，且所述第四晶体管为PMOS晶体管，所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为NMOS晶体管。

8.根据权利要求7所述的修调熔丝读取电路，其中，所述第七晶体管的宽长比与所述第八晶体管的宽长比的比例关系为n:1。

9.根据权利要求6所述的修调熔丝读取电路，其中，所述偏置电流产生单元包括：

第一电流源，连接于所述第一晶体管的漏极与参考地之间，用于向所述第一支路提供第一偏置电流；

第二电流源，连接于所述第二晶体管的漏极与参考地之间，用于向所述第二支路提供第二偏置电流。

10.根据权利要求9所述的修调熔丝读取电路，其中，所述第一偏置电流与所述第二偏置电流的比例关系为n:1。

11.根据权利要求9所述的修调熔丝读取电路，其中，所述第一偏置电流与所述第二偏置电流均小于预设阈值。

12.根据权利要求5、8和10中任一项所述的修调熔丝读取电路，其中，n等于1。