[发明专利]一种用于存储芯片的写入深度测试系统及其方法

说明书

本发明公开了一种用于存储芯片的写入深度测试系统，包括：调压电路，输入端与主控芯片的第一输出端连接，其第一输出端与电平转换芯片的第一输入端连接，其第二输出端与待测的存储芯片的第一输入端连接；电平转换芯片的第二输入端与主控芯片的第二输出端连接，其第一输出端与存储芯片的第二输入端连接，其第三输入端与存储芯片的输出端连接；数字模拟转换器，输入端与主控芯片的第三输出端连接，其输出端与存储芯片的第三输入端连接。此发明解决了传统ATE无法脱机操作且便捷性差的问题，采用双电源和高精度DAC，实现了脱机状态下的VT板级测试，降低了测试成本，便捷了测试操作，满足了多种应用场合的灵活运用。

技术领域

本发明涉及芯片测试技术领域，具体涉及一种用于存储芯片的写入深度测试系统及其方法。

背景技术

针对普冉半导体(PUYA)公司开发的FLASH存储芯片和EEPROM存储芯片，传统的写入深度(VT margin)测试，需要使用集成电路自动测试机(ATE)机台。

在测试PUYA开发的FLASH存储芯片和EEPROM存储芯片的写入深度测试时，除了需要完成实验室测试，还需要在测试厂、现场技术支持工程师(FAE)的现场测试。然而，目前需要专用的ATE机台，价格昂贵、体积大、不便捷，不易携带，且不能脱机操作，无法满足现场等应用需求。

发明内容

本发明的目的是提供一种用于存储芯片的写入深度测试系统及其方法。此系统及方法旨在解决传统ATE无法脱机操作且便捷性差的问题，采用双电源和高精度DAC，实现脱机状态下的VT板级测试，降低测试成本，便捷测试操作，满足多种应用场合的灵活运用。

为达到上述目的，本发明提供了一种用于存储芯片的写入深度测试系统，包括：

主控芯片，生成测试数字信号；

调压电路，输入端与主控芯片的第一输出端连接，其第一输出端与一电平转换芯片的第一输入端连接，其第二输出端与待测的存储芯片的第一输入端连接，根据测试数字信号，分别为电平转换芯片和存储芯片提供第一电压和第二电压；

电平转换芯片的第二输入端与主控芯片的第二输出端连接，其第一输出端与存储芯片的第二输入端连接，根据第一电压，对测试数字信号进行电平转换，获得处理后的测试数字信号，且与第二电压共同施加在存储芯片上；

数字模拟转换器，输入端与主控芯片的第三输出端连接，其输出端与存储芯片的第三输入端连接，对该测试数字信号进行数模转换，获得测试模拟信号；

电平转换芯片的第三输入端与存储芯片的输出端连接，对测试模拟信号、第二电压和处理后的测试数字信号共同施加作用下的存储芯片进行测试，获得存储芯片的测试数据，完成存储芯片的写入深度测试。

最优选的，该写入深度测试系统还包括上位机，输出端与主控芯片的第一输入端连接，用于测试人员人为输入写入深度测试的测试指令信息，并传输至主控芯片生成测试数字信号。

最优选的，电平转换芯片的第二输出端通过主控芯片与上位机的输入端连接，用于将测试数据通过主控芯片实时传输回上位机，供测试人员实时读取。

最优选的，第三电压为不同电压范围的可变电压。

最优选的，该写入深度测试系统的尺寸为15cm×10cm。

本发明还提供了一种用于存储芯片的写入深度测试方法，该写入深度测试方法是基于上述的一种用于存储芯片的写入深度测试系统实现的，该写入深度测试方法包括以下步骤：

步骤1：测试人员输入写入深度测试的测试指令信息，并传输至主控芯片，生成测试数字信号；将测试数字信号分为三路；

步骤2：将第一路测试数字信号传输至调压电路，调压电路根据第一路测试数字信号，分别为电平转换芯片和待测的存储芯片提供第一电压和第二电压；